シリコン超階段接合ダイオードの直列抵抗

清	水		東*
矢	崎	義	秀*
上	條		晃*

(昭和61年9月1日受理)

Series Resistance of Silicon Hyperabrupt Junction Diodes

by Azuma SHIMIZU*, Yoshihide YAZAKI* and Akira KAMIJO*

Abstract

Stray capacitance and series resistance of a "Hyperabrupt Junction" diode are analysed precisely. As a result, it is found that a main part of the stray capacitance is a capacitance of a glass-capsule, and the series resistance of p^+ layer of surface which has no contact electrode is considerablly large. These results coinside with experimental ones.

1. まえがき

超階段接合可変容量ダイオードは電圧容量変化率が 極めて高く,発明当初からその有用性が指摘されてい た¹⁾。当初は,利用技術が未発達のため,電々公社のマ イクロ波中継器(電話・テレビ等の中継器のFM変調 器)に細々と使用される程度であったが,近年,イオ ンインプランテーション技術により不純物分布の制御 が容易になったこと,不揮発性メモリの発明および利 用法の確立とともに超階段接合可変容量ダイオードの 利用範囲が,ラジオやテレビ等の電子同調へと拡大し てきた**。利用範囲の拡大と共にその性能,特に直列 抵抗とか Q 値に対する要求が次第に厳しくなってき ている。

超階段接合は不純物濃度の高い部分が接合容量に, 低い部分が直列抵抗に効くのでQを高くすること (Rsを小さくすること)はかなり困難である。にもか かわらず,超階段接合ダイオードは,容量変化率が大 きく取れること,容量変化比が大きく取れる等,なに ものにも替えがたい特性があるため,FM 変調や電子 同調などには不可欠の素子となってきている。

* 電子工学科, Department of Electronics

** 日本人の数少ない発明品の中で経済的に重要な意味を持つ ようになってきた (cf.エサキダイオード)。

2. 理 論

超階段接合の不純物分布を図-1および式(1)のよう に仮定する。

$$\begin{array}{l} N(x) = N_0 \exp\left(-x/L_e\right) + N_b(0 \le x \le w) \\ N(x) = N_{P^*} \gg N_0 & (x < 0) \\ N(x) = N_{n^*} \gg N_0 & (x > w) \end{array} \right\} (1)$$

要求仕様の容量変化比から N_0/N_o の比が決められる。 ここで、超階段接合以外の部分に浮遊容量があると、 その分だけ超階段接合の最小容量を下げなければなら ない。すなわち N_0 と N_o の比を大きく取らなければな らない。

一方, 耐圧に対する要求と, 容量の変化をどの電圧 で大きくするかという仕様 ($V_n = qN_0L_e^2/\varepsilon_s$ 付近の 電圧で最大)から $N_0 \ge L_e$ が決められる。 $N_0 \sim 10^{17}$ cm⁻³付近では $N_0L_e = 3 \times 10^{12}$ cm⁻²を越えると耐圧



-55 -

が急激に低下する²⁾。したがって, No をあまり高くとれ ない。 No に上限があって No/No の比を大きくとるた めには, No を小さくしなくてはならない。これは直列 抵抗の増加する原因となる。

以上まとめると、直列抵抗 R_s を小さくするために は、1)耐圧の許す限り不純物濃度(N_0, N_b)を全体的 に上げて R_s を小さくすること、2)浮遊容量 C_s をでき るだけ小さく押さえて、 N_0/N_b の比をあまり大きく取 らなくても(すなわち N_b が高くても)目的の容量変化 比(容量変化率)を得られるようにすることである。

本論文では浮遊容量の各因子,直列抵抗の各成分を 詳細に検討し,直列抵抗を下げ,Qを上げるにはどの ようにすればよいかを論ずる。

2.1 浮遊容量

前述のように、超階段接合ダイオードにとって浮遊 容量を下げることは、直列抵抗を下げる上で重要であ る。そこで浮遊容量の各成分を詳細に検討しよう。こ こでは DHD (Double Heat-sink Diode)について考え る。この構造を図-2 に示す。浮遊容量を C_{s1} (ϕ 190 μ ~ ϕ 250 μ), C_{s2} (ϕ 250 μ ~350 μ □), C_{s3} (350 μ □ ~ ϕ 600 μ)に分けて計算する。図の C_{s4} \geq C_{s5} は複雑 な構造で簡単には計算できず、また、 C_{s1} ~ C_{s3} に比べ て十分に小さいと考えられるのでここでは省略する。

a) C_{s1} (ϕ 190 $\mu \sim \phi$ 250 μ):バンプと基板 Si 間の 容量:Si 基板は低抵抗であるので導体とみなし,バ ンプとSi との対向面積を A_1 , ギャップを $t_1 = 15$ μ m とする。また、空気ギャップの誘電率を真空誘電 率 ε_0 に等しいと仮定する。

$$C_{s1} = \varepsilon_0 \frac{A_1}{t_1}$$



図-2 DHD ダイオードの構造

$$= 8.85 \times 10^{-14} \times \frac{\pi (250/2)^2 - \pi (190/2)^2}{15} \times 10^{-4}$$
$$= 0.0122 \text{ pF}$$
(2)

- b) C_{s2} (ϕ 250 μ ~350 μ □): 銅リードの端面と Si の間の容量:やはり Si 基板を導体とみなし,対向面 積を A_2 , ギャップを $t_2 = 55 \mu m$ とする。 $C_{s2} = \varepsilon_0 \frac{A_2}{t_2} = 8.85 \times 10^{-18} \times \frac{350^2 - \pi (250/2)^2}{55}$ = 0.0118 pF (3)
- c) C_{s3} (350 µ □~φ 600 µ): 銅リード端面間の容量: 銅の端面の対向面積を A₃, ギャップを t₃ = 205 µm とする。

$$C_{s3} = \varepsilon_0 \frac{A_3}{t_3} = 8.85 \times 10^{-18} \times \frac{\pi (600/2)^2 - 350^2}{205}$$

= 0.0069 pF (4)

以上の浮遊容量を合わせると,

$$C_{s} = C_{s1} + C_{s2} + C_{s3} = 0.0122 + 0.0118$$

+ 0.0069 \Rightarrow 0.031(pF) (5)

 C_{s1} はダイオードペレットの状態ですでに測り込ま れている訳であるからガラス封じして増加する分は ($C_{s2} + C_{s3}$)であり、約 0.02 pF と見積もられる。

ダイオードペレットの状態とガラス封じした場合の C-V 特性の実測値を比較すると、図-3(a), (b)に示すよ うに 0.25~0.3 pF の差がある。これは上で計算した値



図-3 ダイオードチップとガラス封じしたダイオード の C-V 特性の差

- 56 -

よりも一桁大きい。この原因は電束が図-4のようにガ ラスの方へ回り込むためと考えられる。これは計算で は求めにくいので、例えば10倍の寸法のモデルを作 り、モデル実験で確かめるのがよい。実際に加工しや すいテフロンと真鋳を使って図-4のようなモデルを 作り実測したところ容量の値は0.427 pFであった。一 方、空気ギャップが2mmで6mm ϕ の円板の対向面 間の容量の計算値は0.125 pFであるから、これらの差 0.427 pF-0.125 pF≒0.3 pFが、電束がテフロン側に回 り込んだために増加した容量と考えられる。実際のガ ラスキャプセルでは寸法が1/10であるため、上記の容 量の1/10、テフロンの誘電率が $\epsilon_i = 2$ 、鉛ガラスのそ れが $\epsilon_g = 7~10$ であるので、簡単のため単にこの比 の倍率をかけると

$$C_{sg} = 0.3 \times \frac{(7 - 10)}{2} \times \frac{1}{10} = 0.11 - 0.15 (\text{pF})$$
 (6)

これに、先に計算した 0.03 pF を加えると 0.14 pF ~0.18 pF となり、実測値にかなり近づいてくる。実際 に鉛ガラスを使ってモデル実験をすると、もっと近い 値が得られるであろう。

浮遊容量を小さくするためには、誘電率の小さなガ ラスを使う必要がある。また、損失を少なくするため には(損失は結果的に R_s を大きくするのと同じ効果 を示す)、tan δ の小さなガラスを選ぶ必要がある。

d) 階段接合の容量

超階段接合ダイオードでは、その接合の周辺部に階 段接合を形成する。これは、超階段接合の不純物濃度 の高い部分が Si と SiO₂ の界面に接し、電界がここに 集中して、降伏電圧が低下するのを防ぐためである。 階段接合の面積が増すと容量変化率は低下し、浮遊容 量と同じ効果をもたらすので製作技術の許す限り小さ い方がよい。

ダイオードの周辺部分の構造を図-5に示す(ダイオ ードの断面の全体像は図-8を参照のこと)。これらの 図でN⁺と書いてあるところは、図-1のn形不純物濃 度が指数関数的に変化していてエピタキシャル層の濃



図-4 DHD ダイオードの断面図(10倍)





度にほぼ等しくなるまでの部分に対応する。図-5の平 坦部分の単位面積当たりの空乏層容量は

$$C_{ao} = \left[\frac{\varepsilon q N_{p^*} \cdot N_{ep_i}}{2(N_{p^*} + N_{ep_i})} \times \frac{1}{V_d - V}\right]^{\frac{1}{2}}$$
(7)

で与えられる。ここで N_{epi} はエピタキシャル層の不純物濃度で n^+ 拡散がされていない部分の値である。

図-5 において, 拡散層の端の部分では深さ方向にも 径方向にも均一に不純物拡散が行われるとして, 同軸 円筒コンデンサの容量で近似する。すなわち, 端の部 分の単位長さ当たりの容量 Ceo は

$$C_{eo} = \frac{1}{4} \cdot \frac{2\pi\varepsilon}{\log\left(b/a\right)} \tag{8}$$

で与えられる。

2.2 直列抵抗の計算

直列抵抗 R_s を成分に分けると、コンタクトの抵抗 R_{c1} 、 R_{c2} 、基板の抵抗 R_{sub} 、エピ層の抵抗 R_{epi} 、およ び表面 p^+ 層の抵抗 R_{p+} になる。すなわち、

 $R_s = R_{c1} + R_{sub} + R_{epi} + R_{p+} + R_{c2}$ (9) コンタクトの抵抗は計算することは困難であり、また コンタクトの材料を適当に選ぶことにより、無視でき るほどに小さくすることができるので、その他の成分 の計算を順次行う。

(a) 基板の抵抗 R_{sub}

ダイオードペレットの断面図より底面は約 320 μ m 角でオーム接触しているとみなす。さらに計算の簡単 化のため、底面と等面積の円を底面とする円錐台を考 え、(上面は接合面)この抵抗を計算する(**図-6** 参照)。 基板の抵抗 R_{sub} は



図-6 R_{sub}の計算法

-57 -

$$R_{sub} = \int_{o}^{w} \frac{\rho_{sub}}{\pi (r_{o} + ax)^{2}} dx = \frac{\rho}{\pi} \left[\frac{-1}{a} \cdot \frac{1}{r_{o} + ax} \right]_{o}^{w}$$
$$= \frac{\rho}{\pi} \cdot \frac{w}{r_{d} \times r_{o}} \tag{10}$$

となる。ただし、 $a = (r_d + r_0)/w$ であり、 ρ_{sub} は基板の抵抗率である。

 $w = 150 \mu m, r_0 = 90 \mu m, r_d = 180 \mu m を代入する$ $と <math>R_{sub} = 30 \rho_{sub}$ となり, $\rho_{sub} = 0.001 \sim 0.002 \Omega cm$ で あるので $R_{sub} = 0.03 \sim 0.06 \Omega$ となる。電流通路が下方 で広がらない(円柱状, $r_0 = r_d$)としても R_{sub} は2倍 程度になるのみである。

(b) エピタキシャル層の抵抗 Repi

エピタキシャル層の抵抗は実際の不純物分布に大き く依存する。理論設計から不純物分布が決められる場 合と,実際のダイオードの C-V 特性の測定から不純物 分布が求まる場合がある。ここでは後者について詳述 する。

バイアスが V のとき空乏層幅がx, V + dV のとき x + dx, 電界の変化を dE とすると, **図-7** から次のよ うに表される。

 $dV = xdE \tag{11}$

空乏層端 x における不純物密度を N(x),電子の電荷 e_q , 半導体の誘導率 e_c とすると,電界の変化は

$$dE = \frac{q}{2}N(x)dx \tag{12}$$

と表される。これを式(11)に代入すると

$$dV = \frac{q}{\varepsilon} N(x) x dx = \frac{q}{2\varepsilon} N(x) d(x^2)$$
(13)

となる。 接合容量 C は 接合面積を A として

$$C = \varepsilon \frac{A}{r}$$



図-7 電荷, 電界, 電圧の分布

で与えられるから

$$x = \varepsilon \frac{A}{C} \tag{15}$$

となる。これを式(13)に代入すると
$$dV = \frac{\varepsilon q A^2}{2} N(x) d(\frac{1}{C^2})$$
 (16)

故に

$$N(x) = \frac{2}{\varepsilon q A^2} \left[\frac{d(1/C^2)}{dV} \right]^{-1}$$
(17)

となる。C-V 特性を測定して式(15)、(17)から不純物分布 を求めることができる。

不純物分布が求められると、それに対応する抵抗率 が決まる。ここでは Irvin のデータを使って³⁾

$$\rho = \frac{1.82 \times 10^{12}}{N^{0.78}} (\Omega \cdot \text{cm})$$

 $(10^{15} < N < 10^{17} \,\mathrm{cm^{-3}})$ (18)

と近似する。これを基板との境から空乏層の端まで積 分することにより,超階段接合部の単位面積当たりの 抵抗が求められる。

階段接合部の深さ方向の抵抗も同様であるが,抵抗 率は一定であるので,エピ層の厚さから空乏層の幅を 差し引いた厚さが分かれば簡単に計算ができる。

段階接合の端の部分の抵抗は、無限平面上 h の高さ に半径 a の導体線が張られていると仮定した場合の 単位長当たりの容量

$$C_{eo} = \frac{2\pi\varepsilon}{\log\left\{(2h-a)/a\right\}} \tag{19}$$

と静電界と定常電流界の類似性 ($R = \rho \times \epsilon/C$)を利用して、次のように求まる。

$$R_{eo} = 4 \frac{\rho}{2\pi} \log\left(\frac{2h-a}{a}\right) \tag{20}$$

ただし,端の断面は円の1/4 であると考えている。 (c) p⁺層の抵抗 *R*^a

p⁺層は抵抗率が低く,厚さも1~2μmと薄いため, 厚さ方向の抵抗は無視できる。しかし,製作上の制約 から電極が p⁺ 層全面に付いていないため,周辺部に おいて径方向の抵抗が無視できない位い大きいことに 気が付いた。そこで,この抵抗を計算するため次のよ うな手法を使った。

まず,ダイオードの断面図を図-8(a)に,その等価回路を(b)に示す。ダイオードを半径方向の微少部分(r~r+dr)に分け,おのおのの抵抗および接合容量を求め,それを外側からインピーダンスの直並列変換をしながら合成する方法をとった。

 R_r は p⁺層の径方向の抵抗であり, $r = r_k - r_k + dr$ に対し,

(14)



(21)

$$R_{rk} = R_{p+/\square} \times \frac{dr}{2\pi r_k}$$

と表される。ここに、 $R_{p^+/\Box}$ は p⁺ 層の層抵抗であり、 r_bは k 番目のリングの半径である。

 C_e, R_e は p⁺ 層の端の容量と抵抗であり、 p⁺層の半 径を r.とすると、式(8)、(20)を使って

$$C_e = 2\pi r_e C_{eo} \tag{22}$$

$$R_e = \frac{R_{eo}}{2\pi r_e} \tag{23}$$

と表される。

次に、CakとRakは階段接合部の微少部分(rk $~r_{h}+dr$)の容量と深さ方向の抵抗であり

$$C_{ak} = 2\pi r_k C_{ao} dr \tag{24}$$

$$R_{ak} = \frac{R_{ao}}{2\pi r_k dr} \tag{25}$$

で与えられる。

 C_{hk} と R_{hk} は超階段接合部の内、電極の付いていな い微少部分の容量と抵抗であり,

$$C_{hk} = 2\pi r_k C_{ho} dr \tag{26}$$

$$R_{hk} = \frac{R_{ho}}{2\pi r_k dr} \tag{27}$$

となる。ここで、 C_{ho} と R_{ho} は超階段接合の単位面積 当たりの容量と抵抗である。

電極の付いている部分では p⁺ 層の深さ方向の抵抗 が極めて小さいので、これを無視し、空乏層容量 Coと エピタキシャル層の抵抗 Roのみを考える。電極半径 をっとすると、

$$C_{0} = \pi r_{0}^{2} C_{ho}$$
(28)
$$R_{0} = \frac{R_{ho}}{\pi r_{0}^{2}}$$
(29)

である。

このように、等価回路の各部の値が求められるので これを端の方から中心に向かってインピーダンスの直 並列変換を繰り返し合成して全体のインピーダンスを

図-8 ダイオードの断面と等価回路

求める。分割を増して同様な合成を繰り返し、前の値 と誤差の範囲で一致するまで行う。

3. 実験方法

3.1 C-V 特性の自動測定システム

C-V 特性の自動測定システムのブロックダイヤグ ラムを図-9に示す。測定器本体は HP 社の LCR メー タ 4271A 型であるが、測定を自動化するため NEC 社 PC8801型パーソナルコンピュータを使ってバイアス 電圧を作り、IC-8255を使って作った入出力ポートを 诵じて LCR-メータのバイアスを制御する。バイアス 電圧は A & D 社のロギングメータ AD-5311 型を使っ てモニターし、8255 入出力ポートを通じてパソコンに 取り込む。LCR メータの容量のデータも入出力ポート を通じてパソコンに取り込む。取り込まれたデータは フロッピーディスクに記録する。測定用のプログラム の流れ図を図-10に示す。

3.2 データの解析

容量の測定値から、浮遊容量およびエピ層の抵抗率 を使って計算される階段接合部の容量を差し引くと超 階段接合の容量が得られる。これから式(15)および式(17) を使って不純物濃度分布が得られる。式(18)により抵抗



— 59 —



図-10 測定プログラムの概要

率分布が求められ、これを厚さ方向に積分すると単位 面積当たりの抵抗が得られる。さらに、2.2節(c)に述べ た方法でダイオードのインピーダンスが計算される。 この計算の流れ図を図-11に示す。

3.3 測定結果

以上のようにして測定した結果の1例を図-12~14 に示す。図-12はC-V特性であり、図-13は超階段接 合部の不純物分布を、図-14は抵抗率分布を示す。

次に、3.2節のようにして R_s を計算した結果を図-15 に示す。ここでは 2 種類の試料を解析している。電 極の半径を 50~90 μ m まで変化させ、また、p⁺層の層 抵抗を 30 Ω/\Box と 50 Ω/\Box の二つの場合について R_s を計算している。電極半径を大きくすると R_s は低下 しており、この最小値 (No.1 では 0.53 Ω , No.2 では 0.44 Ω)が基盤とエピ層の抵抗と考えられる。電極の面 積を小さくすると抵抗は増加する。実際の電極の半径 は 75 μ であり、このときの R_s の実測値は No.1 で 0. 6 Ω , No.2 で 0.5 Ω である。0.07 Ω および 0.06 Ω が p⁺ 層の抵抗と考えられる。この割合は約 15% である。こ の実測値は p⁺層の層抵抗を 50 Ω/\Box としたときの曲 線に近い。

次に、電極の半径を変化させてダイオードを試作し、 その R_s を測定した結果を**図**-16 に示す。図-15 の曲線 と極めてよく類似しており、No.1 の $R_{P^+} = 50 \Omega/\square$ の 曲線に 0.05 Ω を加えた曲線とほとんど一致する。すな わち、 $R_{sub} + R_{epi} = 0.58 \Omega$ と見積もられる。



図-11 インピーダンス計算の流れ





-60 -





図-15 電極半径とR_sの関係(理論値)



4. 結 論

超階段型可変容量ダイオードの浮遊容量と直列抵抗 を詳細に検討した。その結果,浮遊容量としてはガラ ス封じの容量が非常に大きいことが分かった。直列抵 抗としては p⁺ 層の抵抗が無視できず,これを分布定 数形等価回路で解析した結果,実験値と非常によく合 う結果を得た。

文 献

- A. Shimizu and J. Nishizawa: Alloy Diffused Variable Capacitance Diode with Large Figure of Merit, IRE Trans. on Electron Devices, ED-8, 370 (1961)
- 2)興水 確, 矢崎義秀, 清水 東:シリコン超階段接合の降伏 電圧の厳密解,山梨大学工学部研究報告, 33, 104, (1982)
- J. C. Irvin: Resistivity of Bulk Silicon and of Diffused Layers in Silicon, *Bell System Tech. J.*, 41, 387 (1962)