パワー半導体の不均一動作抑制 駆動技術に関する研究

山梨大学大学院 医工農学総合教育部 博士課程学位論文

2023年3月

佐々木 雅浩

目 次

第1章 序論

1.1	はじめに	3
1.2	パワーエレクトロニクスと半導体素子	5
1.3	IGBT のゲート駆動技術	———————————————————————————————————————
1.4	並列接続による大電流化と並列接続における課題	18
1.5	電流不均一抑制技術の技術動向	24
1.6	研究の目的	32

第2章 電流不均一抑制駆動技術

2.1	電流不均一抑制のための遅延時間制御	36
2.2	ダイナミック可変ゲート抵抗(RG_dynamic)を用いた電流不均一	50
	抑制制御の原理検証	
2.3	まとめ	63

第3章 並列接続された IGBT 間の電流不均一を抑制するための閉ル ープ制御の実現および IC 化手法

3.1	R _{G_dynamic} の多値化および IC 化手法	66		
3.2	並列接続された IGBT 間の電流不均一を抑制するための閉	80		
	ループ制御			
3.3	電流不均一を抑制するための閉ループ遅延時間制御機能	86		
	を集積したゲート駆動 IC			
3.4	試作した GDIC を搭載した IGBT モジュールでの動作検証	110		
3.5	まとめ	——117		
第4章	結論	———————————————————————————————————————		
発表論文一覧				
謝辞		123		

第1章

序論

第1章 序論

1.1 はじめに

気候変動問題の解決に向けて、脱炭素社会の実現に向けた世界の関心が急激 に高まっている。そのような状況の中、パリ協定に代表されるように国際社会共通の課 題として世界の平均気温の上昇を抑える取り組みが始まった。日本においても、 「2050 年カーボンニュートラル、脱炭素社会の実現を目指す」との方針が示され、平 均気温上昇の抑制という難しい課題を前倒しで解決することが必要となっている。

一方、電力消費量は経済成長と人口増加に伴い世界的に増加し続けており(図 1.1)、この傾向は多くの発展途上国を含むアジアや、中東や中南米などの地域にお ける経済成長と人口増加により、今後も継続すると予想されている。また、インターネ ットや通信技術の発展とスマートフォンやタブレットの普及により、ネットワークセンター や端末での電力消費量も急速に増加している。更に、ハイブリッド自動車や電気自動 車の普及も加速していることから、今後更に電力需要が増加していくことは間違いな い状況であり、CO2の排出を抑制しながら発電量を増加させる事が求められている。



図 1.1 世界のエネルギー消費量推移^[1]

このような課題を解決するためのキーテクノロジーがパワーエレクトロニクス技術で ある。パワーエレクトロニクス技術は、パワー半導体素子を用いて電力変換と制御を 行う技術であり、電気を使うすべての機器に対して、必要とする電圧・電流・交流の周 波数等の電源を供給して機器の安定使用を保証するために不可欠のものである。現 在、様々な分野においてパワーエレクトロニクス技術が利用されているが、特に脱炭 素の実現のためには、太陽光発電や風力発電などの再生可能エネルギー分野やハ イブリッド自動車や電気自動車分野での積極的な利用が重要となる。

近年、これら再生エネルギーや電気自動車の分野においては、大容量化への要求が増大しており、これに伴いパワーエレクトロニクス機器の大容量化への対応も必要不可欠となっている。このような状況から、パワーエレクトロニクスにおいて使用されるスイッチングデバイス、すなわちパワー半導体素子における「高耐圧化」や「大電流化」等の性能向上が行われているものの、様々な理由により素子単体での大容量化には制限が存在するため、パワー半導体素子やパワー半導体モジュールの直列・並列接続による大容量化も、脱炭素の実現のためには重要となっている。

1.2 パワーエレクトロニクスと半導体素子

前述したように、パワーエレクトロニクス技術はパワー半導体素子をスイッチングデ バイスとして用いて電力制御を行うものであり、パワー半導体素子における低導通抵 抗・高速スイッチング技術によって成り立っている。本項では、パワーエレクトロニクス 機器のアプリケーションおよびパワーエレクトロニクス機器におけるパワー半導体素子 の役割について述べる。

(1)パワーエレクトロニクス機器のアプリケーション

図 1.2 に、パワーエレクトロニクス機器の主要アプリケーションを示す。横軸は定格 電圧を、縦軸は定格電流をそれぞれ示しており、各アプリケーションを小容量帯・中 容量帯・大容量帯の3つの容量帯に分類して示している。

定格電流および定格電圧共に低い小容量帯には、主にルームエアコンや家電製品等の民生分野およびサーバー用ミニ UPS 等の電源分野が分類され、中容量帯にはHybrid Electric Vehicle(HEV)/Electric Vehicle(EV)等の車載分野と産業用ロボットや業務用エアコン等の産業分野および UPS 等の産業用電源分野が分類される。一方、定格電流および定格電圧が高い大容量帯には、風力発電や太陽光発電等の電力分野や電鉄等の鉄道分野が分類されている^[2]。このように、我々の日常生活や社会生活に関係するほとんどの分野においてパワーエレクトロニクス機器が使用されており、必要不可欠な機器である事が分る。



図 1.2 パワーエレクトロニクス機器のアプリケーション

(2)パワーエレクトロニクス技術の基本構成

前述したように、パワーエレクトロニクス技術はパワー半導体素子を用いて電力の 制御・変換を行うための技術であり、電圧や電流の大きさを変えたり、交流電力と直流 電力を相互に変換したりと、電力を制御する事で家電製品や産業用機器への適切な 種類の電気の供給を可能としている。電力を変換する変換機は、インバータまたはコ ンバータと呼ばれ、図 1.3 に示すように大きく4つの変換形態がある。



図 1.3 電力変換機の形態

図 1.3 (a)は、直流の電気を交流に変換するもので DC/AC インバータと呼ばれ、図 1.3 (b)は、交流の電気の周波数を変換するもので、こちらもインバータであるが AC/AC インバータと呼ばれる。図 1.3 (c)は、インバータとは逆に交流の電気を直流の 電気に変換するもので、AC/DC コンバータと呼ばれる。図 1.3 (d)は、直流の電気の 電圧を変換するもので、DC/DC コンバータと呼ばれる。パワーエレクトロニクス機器は、 これからの変換機を必要に応じて組み合わせる事で構成されている。

図 1.4 に、電力分野(太陽光発電と風力発電)および車載分野(EV)のパワーエレクトロニクス機器における変換機の適用例を示す。



(a) 太陽光発電システム



(b) 風力発電システム



(c) バッテリー電気自動車(BEV)

図 1.4 パワーエレクトロニクス機器における変換機の適用例

図 1.4 (a)に、太陽光発電システムにおける適用例を示す。ソーラーパネルは、太陽電池素子で太陽光を受けてエネルギーを得るための装置であり、その出力は直流電力である。一方、日常的に使用されている一般家庭や施設の電力は交流電力となるため、直流電力から交流電力への変換が必要となる。太陽光発電システムでは、図 1.4 (a)に示すように DC/DC コンバータを用いて直流電圧の変換を行い、その後 DC/AC インバータにより直流の電気を交流に変換する。そのため、DC/DC コンバータと DC/AC インバータの2つの変換機が適用される。太陽光発電は、日照時間や天候によって発電量が左右されるため、その発電量が安定しない事がデメリットの1つである。そのような状況においても、安定的に発電量を最大化するための制御方法が最大電力追従制御(MPPT 制御)であり、通常は DC/DC コンバータにて行われている。この MPPT 制御により、ソーラーパネルの能力を最大限引き出す事が可能となっている。

図 1.4 (b)に、風力発電システムにおける適用例を示す。風力発電は、風の力を利 用してブレード(プロペラ)を回し、その回転エネルギーを発電機により電気エネルギ ーに変えて発電する仕組みであり、その出力は太陽光発電とは異なり交流の電力と なる。しかし、風の強さは常に一定ではなく、風車の回転速度の変動により電気の品 質に悪影響を及ぼす懸念がある。そのため、図 1.4 (b)に示すように、一度 AC/DC コ ンバータで交流の電気を直流に変換した後に、太陽光発電と同様に DC/AC インバ ータにより直流の電気を交流に変換している。そのため、AC/DC コンバータと DC/AC インバータの2つの変換機が適用される。一度 AC/DC コンバータで交流の電気を直 流に変換するのは、直流に変換しておけば商用周波数(50Hz/60Hz)への変換制御 が容易になるからである。

図 1.4 (c)に、バッテリー電気自動車(Battery Electric Vehicle: BEV)の例を示す。 BEV は、バッテリーに充電した電気でモータを駆動して走行する自動車である。バッ テリーからの出力は直流の電力だが、電気自動車の駆動モータは交流モータである ため、直流電力から交流への変換が必要となる。そのため、図 1.4 (c)に示すように、 DC/AC インバータを用いてバッテリー出力を交流に変換している。インバータは、駆 動時はバッテリーの直流電力を交流に変換してモータ駆動を行うが、回生時はエネ ルギー回生動作によりバッテリー充電を行う。回生動作により電費(エンジン車におけ る燃費に相当する指標)が向上するため、航続距離を伸ばす事も可能となる。また、 図には記載されていないが、BEV ではバッテリー電圧を 12 V に降圧するための DC/DC コンバータや、逆に昇圧するための DC/DC コンバータも適用されている。

以上のように、パワーエレクトロニクス機器では複数の変換機が組み合わされて使用されており、変換機にて電力の流れを制御する事で機器へ適切な種類の電気を供給している。次項では、図 1.4 で示した全てのパワーエレクトロニクス機器に適用されているインバータについて、動作原理および代表的な回路構成等を説明する。

(3)インバータ回路

図 1.5 に、スイッチ $S_1 \sim S_4$ をブリッジ状に配置したインバータの原理図を示す。図 1.5 (b)上段のタイミングチャートで示すように、 S_1 , S_2 を ON し S_3 , S_4 を OFF させると、

負荷には左側が正極となる電圧 Ed(V)が加わり、次に S_1 , S_2 を OFF し S_3 , S_4 を ON さ せると、負荷には右側が正極となる電圧 Ed(V)が加わる。再び S_1 , S_2 を ON し S_3 , S_4 を OFF させると、負荷には再び左側が正極となる電圧 Ed(V)が加わる。このように、 S_1 , S_2 および S_3 , S_4 を交互に ON/OFF させこれを繰り返すと、負荷には図 1.5 (b)下段のよう な方形波状の交流電圧が加わるため、直流を交流に変換することとなる。この回路が 直流の電気を交流に変換するインバータの基本となる。

 S_1 , S_2 が ON している期間を DT とし、スイッチが ON/OFF する周期を T とすると、 負荷への印加電圧の平均値 $V_{L(ave.)}$ は、(1.1)式のようになる。

 $V_{L(ave)} = (2D - 1) \cdot Ed$ $(0 \le D \le 1)$...(1.1)

インバータは、D(周期 T に対するスイッチの ON 期間の比率)を変化させる事により、負荷への印加電圧を変化させ、平均電圧が正弦波になるように制御(PWM 制御)している。



(a)フルブリッジ回路

(b)動作波形

図 1.5 インバータの原理図(フルブリッジ回路)

実際の回路では、図 1.5 (a)に示したスイッチ S1~S4 にパワー半導体素子を用いる事で高速なスイッチングを実現している。図 1.6 は、パワー半導体素子の中でも適用範囲が広範囲である IGBT (Insulated Gate Bipolar Transistor)をスイッチとして適用したインバータ回路を示す。図 1.6 は、3 相ブリッジの電圧制御型インバータ回路であるが、上下アームに各 1 個ずつ計 6 個の IGBT で構成され、各 IGBT には FWD (Free Wheeling Diode)が逆並列に接続されている。FWD は、誘導性負荷が接続されたインバータにおいて、IGBT をオフした際の素子破壊を防ぐためにインダクタンスに蓄えられたエネルギーを電源側へ還流させる役割を担うパワー半導体素子である。スイッチである IGBT の ON/OFF を適切に制御する事により、直流の電気を交流へと変換しており、IGBT の特長である高速スイッチングおよび低損失により、小型・高精度・高効率なパワーエレクトロニクス機器が実現されている。

このように、パワーエレクトロニクス技術は、パワー半導体素子における低導通抵抗・高速スイッチング技術によって成り立っている。近年は、パワーエレクトロニクス機器の更なる小型・軽量化や高効率化が求められ、パワー半導体素子の更なる高速化と低損失化が要求されており、SiC(炭化シリコン)や GaN(窒化ガリウム)等のワイドバンドギャップ半導体が注目されている。図 1.7 に示すように、SiC は更なる高電圧・大電流を必要とする領域への応用が期待され、GaN は高周波動作を必要とする領域への応用が期待され、これらワイドバンドギャップ半導体を適用したパワーエレクトロニクス機器の開発も進められている。



図 1.6 電圧制御型インバータ回路(IGBT 素子)



図 1.7 パワー半導体素子の適用領域

1.3 IGBT のゲート駆動技術

(1)ゲート駆動技術

ゲート駆動技術とは、MOSFET や IGBT と言ったパワー半導体素子の駆動制御を 行うための技術で、パワー半導体素子のゲート電圧を制御する事で、半導体素子の オン状態とオフ状態の切り替え(スイッチング)を行う。パワー半導体素子を駆動する 際の駆動条件に応じて、半導体素子そのものの特性にも影響を与えるため、駆動技 術は重要な要素となる。また、パワー半導体素子の各種保護(過電圧保護、過電流 保護、短絡保護、加熱保護)を行うのもゲート駆動技術に含まれるため、信頼性の観 点からも重要と技術となる。

表 1.1 に、IGBT を駆動する際の駆動条件とIGBT の主要特性との関係を示している^[3]。一例を以下に述べる。

 •IGBT のオン期間中のコレクタ・エミッタ間飽和電圧(V_{CE(sat})は、+V_{GE} により変化 し+V_{GE} が高い程低減できる。V_{CE(sat})は、IGBT の導通損失に影響を与える特性であり、 V_{CE(sat})を低減する程導通損失も低減できる。

・ターンオンに要する時間(ton)やターンオン時の損失(Eon)は、+VGE が高い程小 さくなるがゲート抵抗の増加に伴い増加する。また、ターンオフに要する時間(toFF)や ターンオフ時の損失(EoFF)は、-VGE を増加する程減少するがゲート抵抗の増加に伴 い増加する。Eonおよび EoFF は、スイッチング時の損失を表しており、前述した導通損 失と合わせて損失全体を低減するためには、ゲートバイアス電圧(+VGE, -VGE)の増大 も有効な手法の1つである。

	+V _{GE} 増	-V _{GE} 増	Rg(on)增	R _g (off)增
$V_{CE(sat)}$	↓減少	_	_	_
t _{on} , E _{on}	↓減少	_	<u> </u>	
t _{off} , E _{off}	—	↓減少	-	<u> </u>
ターンオン	△抽加		↓減少	-
FWD サージ電圧		—		
ターンオフ		☆増加	_	↓減少
IGBT サージ電圧	-			
dV/dt 誤点弧*	発生しやすい	発生しにくい	発生しにくい	発生しにくい
飽和電流値	<u> </u>	_	-	_
短絡耐量	↓減少	_	_	_
放射ノイズ	<u> </u> ①	_	↓減少	↓減少

表 1.1 IGBT の駆動条件と主要特性

+VGE:ゲート順バイアス電圧、-VGE:ゲート逆バイアス電圧

*) オフ期間中の IGBT において、FWD の逆回復時の dV/dt により誤動作し、パルス状の短絡電流が流れて過剰な発熱や破壊を招く現象

・ターンオン時およびターンオフ時のサージ電圧は、+V_{GE}および-V_{GE}の増加に伴い増加する特性であるが、素子耐圧を超えるサージ電圧は IGBT 素子の破壊を引き起こすため、低減が望まれる特性でもある。

・短絡耐量は、+V_{GE}が高くなる程減少する。これは、+V_{GE}が高くなる程短絡時の電流が増大する事に起因している。

以上のように、+VGEおよび-VGEを増加させる事によりIGBTの損失低減が可能となる。しかし、サージ電圧増大や短絡耐量の低下等のトレードオフが存在するため、適用するアプリケーションの設計目標に合わせた駆動条件の調整が必要となる。

(2)ゲート駆動回路

パワー半導体素子の駆動制御を行うのが、ゲート駆動回路である。図 1.8 に一般 的なゲート駆動回路の構成図を示す。基本的な動作としては、インバータ等の制御 回路で生成されたゲート信号を所望のゲートバイアス電圧(+VGEおよび-VGE)に変換・ 増幅して出力する回路となるが、駆動する IGBT における電圧・電流・温度をモニター し、異常時には IGBT を保護する動作も行う。ゲート駆動回路は図 1.8 に示すように、 入力段(INPUT)とプリドライバと出力段および保護機能部で構成される。



図 1.8 一般的なゲート駆動回路の構成図

また、ゲート駆動回路は、図 1.9 に示すように電圧型ゲート駆動回路と電流型ゲート駆動回路に大別される。電圧型ゲート駆動回路は、出力段を構成しているスイッチ (主に、バイポーラトランジスタや MOSFET で構成される)をオンやオフさせる事により、 IGBT のゲートに印加される電圧を切り替える。一方、電流型のゲート駆動回路は、ス イッチにより IGBT のゲートに印加される定電流の切り替えを行う。電圧型のゲート駆 動回路が一般的だが、スイッチング期間内で駆動能力を変化させる Active Gate Drive などを適用する場合には、電圧型と比較して電流型の方が扱いやすい事から 電流型のゲート駆動回路が用いられる^[4]。本研究における電流不均一抑制制御にお いても、電流型のゲート駆動回路をベースとしている。



図 1.9 IGBT のゲート駆動回路の基本構成

ゲート駆動回路の基本的な構成要素である入力部と保護機能について事項で述べる。

(3)ゲート駆動回路の入力部

インバータ等のパワエレ機器においては、ユーザーやコントローラを保護するため、 1 次側(低電圧側)と2 次側(高電圧側)との電気的な絶縁が必要不可欠となる。電気 的に絶縁された低電圧側と高電圧側とで信号のやり取りをするための技術が、フォト カプラや HVIC(High Voltage IC)であり、ゲート駆動回路の入力部はフォトカプラや HVICを用いて構成される。

図 1.10 に、ゲート駆動回路および IGBT モジュールをインバータに適用した場合 の構成例を示す。マイコンや ASIC (Application Specific Integrated Circuit:特定用途 向け集積回路)で構成された 1 次側のマイコンが、フォトカプラもしくは HVIC を介し てゲート回路に接続され、更にインバータ回路を構成した IGBT モジュールに接続さ れ、モータの駆動が行われる。図 1.10 に示すように、インバータ等のパワエレ機器に おいては、1 次側のコントローラは、通常数 V の低電圧にて動作するのに対し、2 次 側のインバータ回路(ゲート駆動回路+IGBT モジュール側)は数百 V から数千 V の 高電圧で動作するため、1 次側と2 次側間を光で信号のやり取りを行うフォトカプラや、 低電圧回路と高電圧回路間で高い分離耐圧を備えた HVIC を介して制御信号を伝 達する事で、2 次側の IGBT モジュールを1 次側のマイコンから制御する事が可能と なる。

図 1.11 に、フォトカプラの構成図を示す。フォトカプラは、発光ダイオード等の発光 素子とフォトトランジスタ等の受光素子で構成され、光信号を用いて入力側回路と出 力側回路とを結合する素子である。発光素子が、入力された電気信号を光に変換し、 受光素子がその光を再び電気信号に戻して出力側回路へ伝達する事で、電気的に 絶縁された入力側と出力側間での電気信号のやり取りを可能とする。フォトカプラは、 光を介して信号の伝達を行うため入力側と出力型の絶縁性が高く、それ故ノイズの影響を受けにくく、隣り合う回路間で予期せぬ電流が流れ込む事が無いため、安全面 で非常に高い有効性がある。また、構造がシンプルであるため、安価である事等がそ のメリットとなる。しかしながら、発光ダイオードが時間の経過や温度変化により劣化し 発光効率が低下する、消費電流が比較的大きい、絶縁した端子間で伝送できる信号 の速度が比較的低い等の課題も存在する。また、上アーム側に配置したカプラと下ア ーム側に配置したカプラとの遅延時間差により、2 µsec~5 µsec の比較的大きなデッド タイムが必要となり、インバータ制御におけるキャリア周波数の高周波化に悪影響を 与える等の課題も存在する。フォトカプラに変わって主流となってきているのが、HVIC である。



図 1.10 インバータ等への IGBT モジュールの適用例



図 1.11 フォトカプラの構成図

図 1.12 に、HVIC 回路の構成図^[5]を示す。HVIC の特徴は、接地電位を基準に動作するローサイド回路と上アーム側 IGBT のエミッタ電位を基準に動作してゲート駆動機能を担うハイサイド回路と、制御信号のレベルアップ機能を担うレベルシフト回路の3つの回路を1つのチップに内蔵している事である。レベルシフト回路により、チップ内部で絶縁が取られている。

上アーム側 IGBT のエミッタ電位は、スイッチングに伴い-100 V 程度から+1000 V 以上にまで変動する可能性があるため、ハイサイド回路とローサイド回路の間には高 い分離耐圧を持たせている。HVIC では、ローサイド回路に入力された接地電位基準 の制御信号は、レベルシフト回路を介してハイサイド回路内のゲート駆動回路に伝達 され、上アーム側の IGBT が駆動される。



図 1.12 HVIC 回路の構成図

(4)保護機能

前述したように、IGBT 素子の保護機能も重要な駆動技術となる。IGBT の保護機能としては、過電流保護・短絡保護・過電圧保護・加熱保護等が挙げられるが、過電流保護および短絡保護は特に重要な保護機能となる。

短絡もしくは過電流により IGBT が破壊した場合、故障モードはショート故障となる ため、制限なく IGBT に電流が流れ続ける。その結果、この過電流による発熱により発 煙もしくは発火の可能性があり、資産保護と安全面の両面から過電流に対する保護 機能は重要となる。また近年は、IGBT の導通損失を改善させる事により、短絡電流レ ベルの増大、チップサイズの小型化による熱容量の低下および許容短絡時間の短縮 などが起きているため、過電流に対する保護機能の重要性も更に高まっている。 通常、過電流に対する保護は図 1.13 に示すように、電流検出もしくは非飽和検出 によって行われる。過電流検出の場合は、図 1.13 (a)に示すように各相もしくは出力部 に電流検出用のシャント抵抗 (*R*s)を挿入し、直接過電流の検出が行われる。一方、 非飽和検出方式では、IGBT のコレクタ・エミッタ間電圧 (*V*CE)をモニターし、過電流に よる *V*CE の上昇を検出する事で過電流の検出を行う。電流検出方式もしくは非飽和検 出方式により過電流が検出されると、電流を遮断するためゲート電圧が強制的に降 下される。図 1.14 に、過電流保護動作時の動作波形を示す。短絡などにより過電流 が発生すると、*I*CEが増加しそれに伴い *V*CEも増加しする。*I*CEもしくは *V*CE が過電流検 出レベル (*I*SC および *V*SC)に達すると、過電流を遮断するためにゲート電圧 (*V*GE)が強 制的に降下される。この時、黒線で示すように急激に *V*GE を降下させてしまうと、電流 も急激に遮断されるため、高-*dI*CE/*dt*と主回路配線のインダクタンスにより、大きなサー ジ電圧が発生し過電圧状態となってしまう。従って、サージ電圧上昇の抑制のため、 赤点線で示すように *V*GE をゆっくり降下させるソフト遮断が行われる。ソフト遮断により、 過電流遮断時のサージ電圧上昇の抑制が可能となる。



(a) 電流検出方式

(b) 非飽和(Desat)検出方式

図 1.13 過電流検出方法

以上のように、IGBT を最適な特性で動作させるために、また高電圧系においても 安全に使用できるように、更には異常状態が発生した場合においても IGBT が破壊 する事なく動作させるために、駆動技術は非常に重要な技術である事がわかる。これ までも様々な技術開発が行われ、実施のアプリケーションに適用されている。

しかしながら、パワエレ機器の大電流化に伴い必要となる IGBT チップもしくはモジュールの並列接続において、並列接続時に問題となる IGBT チップ間もしくはモジュール間の電流不均一を抑制するための駆動技術については、技術開発が不十分な状況であり、有効な手法の開発およびアプリケーションへの適用が急務な状況と言える。



図 1.14 過電流検出およびソフト遮断時の動作波形

1.4 並列接続による大電流化と並列接続における課題

(1)並列接続による大電流化

図 1.15 に、2021 年における電流定格別の IGBT モジュール世界市場を円グラフ で示している。対象となる IGBT モジュールは、スタンダードな IGBT モジュールであ り、IPM (Intelligence Power Module) や PIM (Power Integrated Module) は図 1.15 に は含まれていない。図に示すように、電流定格が 300 A 以上の市場が全体の 55 %程 度を占めている状況であり、電流定格が 150 A 以上の市場も加えると、全体の 72 %を 占める事となっている。図 1.2 に示すように、IGBT モジュールの大容量帯のアプリケ ーションとしては、風力発電や太陽光発電等の電力分野や電鉄等の鉄道分野が分 類されており、今後もこれらの分野への IGBT モジュールの適用が継続されると推定 されるため、図 1.15 に示した大電流市場比率が高い傾向も継続されると思われる。



図 1.15 電流定格別の IGBT モジュール世界市場@2021 (出典:OMDIA database)

しかしながら、IGBT チップ単体の電流定格は、特性的・製造技術的な制約から 100 A~200 A 程度であり、世界市場の 50 %以上を占める電流定格が 300 A 以上の 市場においては、図 1.16 に示すように IGBT を並列に接続する事で大電流化に対応 している。図 1.16 に示すように、IGBT を並列に接続する事により、より大きな電流を 扱う事が可能となり、電流定格が100 Aの IGBT チップを5 チップ並列に接続する事で、電流定格が500 Aの IGBT を実現可能となる。



図 1.16 IGBT の並列接続による大電流化

並列接続の形態も様々存在しており、図 1.17 (a)に示すように IGBT モジュール内 で IGBT チップおよび FWD チップを並列に接続するケース、図 1.17 (b)に示すよう に、パワエレ機器内で IGBT モジュールを並列に接続するケース、製品ユニット(イン バータ、電源)の並列接続等様々である。図 1.17 (a)に示した IGBT モジュールは、パ ッケージの中に逆並列接続した IGBT と FWD を 2 組内蔵したハーフブリッジ構造の 富士電機製の IGBT モジュールであるが、IGBT および FWD は複数の IGBT チップ および FWD チップが並列接続された状態で実装されている。富士電機では、チップ の並列接続による大電流化により、2400 A の電流定格の IGBT モジュールも製品化 されている。また、図 1.17 (b)は、UPS(無停電電源装置)における IGBT モジュール の並列接続例であるが、IGBT モジュールを複数並列に接続する事により、数百 kVA 〜数千 kVA の定格出力容量を実現している。

以上のように、脱炭素の実現のためには、太陽光発電や風力発電などの再生可 能エネルギー分野やハイブリッド自動車や電気自動車分野での積極的なパワーエレ クトロニクス技術の活用が重要となるが、そのためには IGBT の並列接続による大電 流化は必要不可欠となる。



(a) IGBT チップを並列接続(IGBT モジュール)



(b) IGBT モジュールを並列接続(UPS の例)

図 1.17 IGBT チップおよび IGBT モジュールの並列接続例

(2)並列接続における課題

IGBT の並列接続において問題となるのが、並列接続した IGBT 間での電流不均 ーである。図 1.18 に、2つの IGBT を並列接続した構成にて、スイッチング動作を行 った時の IGBT 間における電流不均一を表している。図 1.18 (a)に示すように、理想 的には2つの IGBT (*IGBT*₁, *IGBT*₂)間で電流 *Ic* が均等に分配 (*I*_{C1} = I_{C2})され、電流 不均一が発生しない事である。しかしながら、実際のモジュールやパワエレ機器にお いては図 1.18 (b)に示すように、モジュール内もしくは機器内に寄生インダクタンスや 寄生容量が存在し、そのアンバランスにより電流分担に不均一が発生する^[6]。また、 IGBT チップやモジュールを実装する基板のレイアウトも、チップやモジュールに対し て完全に対称とする事は困難であるため、基板レイアウトに非対称が生じ電流分担の 不均一の要因となる。更に、並列接続する*IGBT*1と*IGBT*2を完全に同一特性の*IGBT* チップもしくはモジュールで構成する事も困難であり、並列接続する *IGBT* 間に特性 差が生じ電流分担に不均一が生じる。図 1.18 (b)の電流波形に示すように、過渡時 (ターンオン時およびターンオフ時)においては、片側の *IGBT* への電流集中が発生 するため、大きな電流不均一となる。電流不均一は、*IGBT* チップやモジュールの劣 化の加速や、最悪の場合は破壊を引き起こし、また過電流の誤検出等の制御上の不 具合も引き起こす可能性があるため、実際のアプリケーションにおいてはチップもしく はモジュールのソートやディレーティング(電流低減)などの対策が実施される。



(a) 並列接続 IGBT における理想的な電流分配



(b) 並列接続 IGBT における実際の電流分配

図 1.18 並列接続 IGBT における理想および実際の電流分配

ディレーティングは、モジュールもしくはパワエレ機器での電流総和(流すことができる最大電流)を定格電流の総和に対して少なく(電流低減)する事であり、電流不均 ー(特性のチップもしくはモジュールへの電流集中)を考慮して決められる。n 個の IGBT を並列に接続した場合の許容最大電流 ΣI は、2 並列時の電流不均一率(α)を 用いて式(2.1)のよう表す事ができる^[7]。

$$\sum I = I_{C(\max)} \left[1 + (n-1) \frac{\left(1 - \frac{\alpha}{100}\right)}{\left(1 + \frac{\alpha}{100}\right)} \right] \qquad \cdots (2.1)$$

ここで、*I*_{C(max)}は1素子当りの最大電流を表し、αは式(2.2)で表される電流不均一率を表している。

$$\alpha = \left(\frac{I_C}{I_{C(ave)}} - 1\right) \times 100 \qquad \cdots (2.2)$$

ここで $I_{\rm C}$ は、並列時の IGBT に流れる電流 (図 1.18 の $I_{\rm C1}$ もしくは $I_{\rm C2}$)を表し、 $I_{\rm C(ave)}$ は平均電流値 (図 1.18 では、 $I_{\rm C(ave)} = (I_{\rm C1}+I_{\rm C2})/2$ を表す。

ディレーティングは、本来 IGBT チップもしくはモジュールで扱う事ができる最大電 流よりも低い電流を動作時の最大電流として制限して使用(Ex. 電流定格 300 A のモ ジュールに対して、動作時の最大電流が250Aとなるようにシステムの設計)するため、 電流低減した分がロスとなる。このロスは、金額のロスとして考える事もできるため、デ ィレーディングによる金額ロスの試算を行った。図 1.19 に、式(2.1)を用いて算出した 電流不均一率(α)に対するディレーティングによるロス率の並列数依存性を示す、横 軸に並列数を、縦軸にロス率を示している。縦軸に示したロス率は、α = 0 %の時の電 流総和 ΣΙ と α = 2%,6%,10%,14%の時の ΣΙ との比率を金額ロス率として算出して いる。図 1.19 に示すように、並列接続数が増加する程ロス率は増加し、更に電流不 均一率が増加する程ロス率が増加している事が分る。例えば、a = 14 %、Ic(max) = 200 A、並列数 n=4の場合では、ΣI=652.6 A となるため α=0%時の ΣI=800 A に対し て、約18%のロス率となる。従って、電流定格200AのIGBTモジュールを4つ並列 に接続し、その時のαが14%であった場合、18%程度のディレーティングが必要とな り、IGBT モジュール4つの合計費用 20.000 円であったとすると、その内の 3.600 円は ディレーティングで消費される事となり、大きな金額ロスとなる。2inl タイプの IGBT モ ジュールで電流定格が300A程度の製品の場合、仕様書から推定する αは15%程 度となるため、上記の14%は決して過剰な数値ではない。前述したように、ロス率はα の増加に伴い大きく増加するため、金額ロスの低減には並列接続時の α の低減、す なわち電流不均一の抑制が効果的であり、電流不均一抑制技術は脱炭素実現のた めの IGBT の並列接続による大電流化には必要不可欠な技術となる。



図 1.19 並列接続 IGBT における理想および実際の電流分配

1.5 電流不均一抑制技術の技術動向

(1) 過渡時の電流不均一

図 1.18 (b)に示したように、過渡時(ターンオン時およびターンオフ時)には非常に 大きな電流不均一が発生するため、過渡時の電流不均一の抑制は必須となる。電流 不均一は、主回路配線の寄生インダクタンスのアンバランス、DCB 基板レイアウトの 非対称性、デバイス特性差およびターンオンタイミングおよびターンオフタイミング差 等により引き起こされるが、特に過渡時の電流不均一はターンオンタイミングおよびタ ーンオフタイミング差、すなわちターンオン遅延時間差(Δtdon)およびターンオフ遅延 時間 (Δtdoff) が大きく影響する^{[8],[9]}。IGBT のスイッチング特性は、ゲート抵抗とIGBT のゲート容量に強く依存するため、それらのばらつきにより各 IGBT の遅延時間もばら つき、遅延時間差が生じる。また、図 1.18 (b)の接続図に示すように、GDU の入力信 号配線にも寄生抵抗や寄生インダクタンスが存在しするため、配線のアンバランスに よりゲートドライバに入力されるゲート信号の遅延時間差が生じ、更に GDU の伝搬遅 延時間にもばらつきが存在するため、伝搬遅延時間差も生じる。これらの遅延時間差 が Δtdon および ΔtdoFF 発生の要因となるが、図 1.20 に示すように、デバイス特性の差 も遅延時間差を発生させる要因となる。図1.20は、しきい値電圧が異なる2つのIGBT (IGBT₁, IGBT₂)を並列に接続し、ターンオンさせた場合の V_{GE} 波形および I_{CE} 波形の イメージ図である。IGBT1とIGBT2のしきい値電圧 VTH1 および VTH2は、VTH1 < VTH2の 関係となっている。図に示すように、ゲート信号が立ち上がると、各 IGBT の VGE がゲ ート抵抗とゲート容量で決まる時定数で増加し始めるが、 $V_{TH1} < V_{TH2}$ により $IGBT_1$ の V_{GE} の方が先に V_{TH} に達するため、 $IGBT_1$ の $I_{CE}(I_{CE1})$ が先に流れ始める。その後、 VGE2も VTH に達すると ICE2も流れ始めるが、この時 IGBT1と IGBT2 間には Δtdon が発 生する事となり、電流不均一が発生する。 ΔtdoFF についても同様である。



図 1.20 並列接続 IGBT における ΔVTH による遅延時間差

 V_{TH} の異なる IGBT を並列に接続した回路にて、スイッチング動作をさせた時の電 流不均一の様子をシミュレーションで解析した。図 1.21 と図 1.22 にシミュレーション結 果を示す。図 1.21 は、 $V_{\text{TH1}} = V_{\text{TH2}}$ 6.49 V とした場合の I_{CE} 波形で、図 1.22 は V_{TH1} = 6.2 V, $V_{\text{TH2}} = 6.78$ V と $V_{\text{TH1}} < V_{\text{TH2}}$ とした場合の波形を示している。また、各図の(a) は1スイッチング期間における全体波形を、(b)と(c)はそれぞれターンオンおよびター ンオフの部分を拡大して表示した図である。図 1.21 に示すように、 $V_{\text{TH1}} = V_{\text{TH2}}$ 6.49 V の場合は、 $IGBT_1$ と IGBT2 は全く同じ I_{CE} 波形となっており、電流不均一も観測さ れていない。一方、 $V_{\text{TH1}} = 6.2$ V, $V_{\text{TH2}} = 6.78$ V とした場合には、ターンオンおよびター ンオフ期間にて電流不均一が観測されている。図 1.22 (b), (c)に示すように、ターンオ ン時は V_{TH} が低い $IGBT_1$ が先にオン状態となるため、 $IGBT_1$ 側に電流が集中し電流 不均一を発生させ、ターンオフ時は V_{TH} が売にオフし始めるため、オン 状態を継続している $IGBT_1$ 側に電流が集中し、電流不均一を発生させている。

過渡時の電流不均一は、①ゲート抵抗およびゲート容量のばらつきによるスイッチング特性ばらつき、②ゲート信号配線の寄生抵抗および寄生インダクタンスによる信号遅延差、③GDUでの伝搬遅延差、④IGBTのデバイス特性差によるスイッチング特性差で生じる Δtd_{ON} , Δtd_{OFF} により引き起こされるため、その抑制には Δtd_{ON} および Δtd_{OFF} を減少させる事が有効となる。



(a) 全体 *I*CE 波形







(a) 全体 ICE 波形



図 1.22 並列接続 IGBT のスイッチング時のシミュレーション波形(VTH1<VTH2)

(2) 電流不均一抑制技術の動向

前述したように、過渡時の電流不均一の要因は、並列接続した IGBT 間における 遅延時間差であり、遅延時間差を減少させる事により過渡時の電流不均一抑制が実 現可能と考えられる。富士電機の M. Tabata らは、ゲート容量(*C*ies)のばらつきによる スイッチング特性ばらつき、特に遅延時間のばらつきを補償するために、IGBT のゲ ート端子間に抵抗(*R*c)を挿入する手法を提案している^[10]。図 1.23 にブロック図を示 す。



図 1.23 ゲート端子間に補償抵抗を用いた構成図^[10]

図 1.24 に、ターンオン時とターンオフ時における伝搬時間と R_c の関係を示す。図 に示すように、 $R_c = 150 \Omega$ とする事でターンオン時の伝搬時間が 70 nsec 程度に、ターンオフ時の伝搬時間が 40 nsec 以下でコントロール可能である事が分る。



図 1.24 ゲート端子間に補償抵抗を用いた構成図^[7]

しかしながら、上記の手法ではスイッチング特性ばらつきを完全に補償する事は不可能であり、スイッチングが高速化された最新の素子においては、その効果は限定的となってしまう。

補償用抵抗等を用いてスイッチング特性のばらつきを低減する事により、遅延時間 差を減少させ過渡時の電流不均一を抑制するのではなく、"Active Gate Contorl"によ り、ゲートドライバに入力されるゲート信号の立ち上がりおよび立ち下がりタイミングを 変化させる事で、直接ターンオンおよびターンオフのタイミングを制御する手法[11]-[14] も提案されている。IGBT 間の遅延時間差を減少させ、IGBT 間のターンオンタイミン グおよびターンオフタイミングの差を減少させるのではなく、各 IGBT に接続されたゲ ートドライバに入力するゲート信号に時間遅延を与え、並列接続された全ての IGBT のターンオンタイミングおよびターンオフタイミングを一致させる事で、過渡時の電流 不均一を抑制する技術である。図 1.25 に、参考文献[11]、[12]、[13]で提案された構 成を示す。図 1.25 (a)では、個別のゲートユニット内に配置した遅延生成回路を用い て、ゲートドライバに入力するゲート信号の立ち上がりタイミングと立ち下がりタイミング を遅延させ、過渡時の電流不均一を抑制する。Active Gate Contorl 全体の制御は、 Texas Instruments 社の DSP (Digital Signal Processors) である TMS320C50 を用いて 実施している。図 1.25 (b)も同様に、ダイナミックコントローラにより各ゲートドライバに 入力するゲート信号に遅延時間を与え、過渡時の電流不均一を抑制する。制御回路 と遅延生成回路は、モニター機能と一緒に Single Control and Monitoring Unit (CMU)に実装され、Active Gate Contorl 全体の制御は[11]と同様に TMS320C50 を 用いて実施している。また、図 1.25 (c)では、DSP と FPGA (Field Programmable Gate Array)を搭載した DSP/FPGA ボードを用いて、ゲートドライバに入力するゲート信号 の立ち上がりタイミングと立ち下がりタイミングを遅延させ、過渡時の電流不均一を抑 制する。DSP に実装された Active Gate Contorl ブロックにて、FPGA に実装されてカ ウンタを制御する事で、ゲートドライバに入力するゲート信号の立ち上がりタイミングと 立ち下がりタイミングを制御している。



(a) 参考文献[11]の構成

(b) 参考文献[12]の構成



(c)参考文献[13]の構成

図 1.25 "Active Gate Contorl"によりスイッチングタイミング制御する手法^{[11]-[13]}

しかしながら、ゲート信号の遅延時間制御をアナログ回路にて実現する場合、ター ンオン用の遅延時間生成回路とターンオフ用の遅延時間制御生成回路の2つの回 路が必要になる事と、nsecオーダーと高精度な遅延時間制御が必要となる事から、回 路規模の増大が懸念される。また、ディジタル回路で実現する場合には、入力された パルス波形のゲート信号をディジタル値に変換し、ディジタル回路にて遅延時間制御 を実行した後、再びパルス信号に変換して出力する必要がある。しかし、µsec オーダ ーのゲート信号のパルス幅に対して、制御する遅延時間はnsecオーダーとなるため、 ゲート信号をディジタル値に変換する回路とディジタル値をパルス波形に変換する回 路の両方で高分解能の変換回路が必要となり、回路規模の増大が懸念される。 ターンオン時およびターンオフ時の遅延時間(tdon, tdoFF)は、動作条件や動作温 度等の外部環境の影響を受けるため、実際のアプリケーションにおいては固定値で はなく、外部環境の変化に伴い動作中にダイナミックに変動するパラメータである。そ のため、遅延時間差も動作中に変動し、電流不均一を抑制するための最適な制御パ ラメータも変動する。その場合、実行中の制御パラメータと最適な制御パラメータ間で ずれが生じるため、ずれを補償する機能が必要となる。それ故、実際のアプリケーショ ンに電流不均一抑制技術を適用するためには、外部環境の変化そのものや外部環 境の変化による影響を捉え、外部環境の変化により発生する最適制御パラメータの ずれを補償するための、閉ループによるフィードバック制御が必要不可欠となる。

フィードバック制御に関しては、図 1.26 に示すように古典制御である PI 制御を用 いたフィードバック制御が提案^{[15],[16]}されている。図に示すように、エミッタ側の配線イ ンダクタンス(*L*_E)で発生する起電力(*V*_{LE})を PI 制御回路へフィードバックし、*V*_{LE} に応 じて制御ゲイン(K_p , K_i)を調整し、時間補償回路にてゲート信号を制御する。*L*_E で発 生する *V*_{LE} は、式(2.3)で表されるため、*V*_{LE} の増加もしくは減少開始は *I*_{CE} の増加開 始もしくは減少開始を意味する。

$$V_{LE} = L_E \times \frac{dI_{CE}}{d_t} \qquad \cdots (2.3)$$

従って、VLEをフィードバックし VLEの増減を検出する事は、ICEの流れ始めもしくは 減少し始めのタイミングを検出する事となり、すなわち tdon, tdoFFを間接的に検出する 事となる。それ故、動作条件や動作温度等の外部環境の変化による tdon, tdoFF の変 化を検出し、遅延時間を補償する事が可能となる。



(b)時間補償ループ構成

図 1.26 VLEをフィードバックし PI 制御を用いたフィードバック制御^{[15],[16]}

配線インダクタンスで発生する起電力をフィードバックし、ゲート端子に印加する電 圧を制御するフィードバック制御も提案^[17]されている。図 1.27 にフィードバック制御の 構成を示す。ターゲットが SiC-MOS であるため、ソース側の配線インダクタンス(Lss) の起電力をフィードバックしているが、考え方は図 1.26 に示した構成と同様である。図 1.27 では、Lss の起電力をフィードバックし、起電力に応じてゲート端子に印加する電 圧を切り替える事で並列接続された SiC-MOS のスイッチング特性を制御し、過渡時 の電流不均一を抑制する。SiC-MOS の並列接続においても、Lss の起電力の増減を 検出する事は、図 1.26 の構成と同様に tdon, tdorf を間接的に検出する事となるため、 動作条件や動作温度等の外部環境の変化による tdon, tdorf の変化を検出し、遅延 時間を補償する事が可能となる。



図 1.27 配線インダクタンスの起電力をフィードバックするフィードバック制御[17]

電流の変化(*dIce/dt*)をフィードバックするのではなく、電流波形のピーク値をフィードバックする手法も提案^[18]されている。図 1.28 に、フィードバック制御回路の構成 図を示す。過渡時の電流不均一は、遅延時間差によりターンオンもしくはターンオフ するタイミングが IGBT 間で異なる事で引き起こされるが、最もターンオンタイミングが 早い IGBT により多くの電流が集中するため、電流不均一時の電流のピーク値も最大 となる。それ故、PCB 上に形成したロゴスキーコイルを用いた電流センサにより各 IGBT の電流ピーク値を検出し、電流ピーク値が最大となる IGBT のターンオンタイミ ングを遅延させる事で電流不均一が改善される。この制御を続ける事で、最終的には 過渡時の電流不均一が抑制される。また、ターンオフ時は、最もターンオフタイミング が遅い IGBT に電流が集し、電流不均一時の電流ピーク値が最大となるため、電流 ピーク値が最大となる IGBT 以外のターンオフタイミングを遅延させる事で電流不均 ーが改善される。検出する電流ピーク値は、*tdon*, *tdoff* に依存するため、電流のピー ク値を検出する事で動作条件や動作温度等の外部環境の変化による *tdon*, *tdoff* の 変化の検出も可能となる。



図 1.28 電流のピーク値をフィードバックするフィードバック制御[18]

並列接続された IGBT 間の電流不均一の抑制に、古典的な PID 制御ではなく ANN (Artificial Neural Network:人工ニューラルネットワーク)を用いて構成した ANN-PID 制御を適用した手法も報告^{[19],[20]}されている。ANN-PID 制御部では、フィ ードバックされた信号に応じて、リアルタイムかつ適応的に PID パラメータが調整され る。ANN-PID 出力は、GQR (Gate Quantity of charge Regulator:ゲート電荷量レギュレ ータ)に入力され、スイッチング時に行われるゲート容量の充放電におけるゲートチャ ージを制御し、電流不均一を抑制する。図 1.29 に示すように、電流センサを用いて直 接電流情報を検出し ANN-PID コントローラにフィードバックしている。



図 1.29 ANN-PID 制御を適用したフィードバック制御^{[19],[20]}

以上のように、閉ループによるフィードバック制御に関しては、ANN 等の高度な技術の適用も検討されているが、基本的なコンセプトとしては①物理的または仮想的な電流センサによって、*Ice*もしくは *dIce/dt* を検出しフィードバックし、②フィードバックされた電流情報から遅延時間差等のスイッチング特性差を抽出し、③抽出した特性差に応じて遅延時間やゲート電圧等を調整し電流不均一を抑制する手法が共通的となっている。

1.6 研究の目的

本研究では、パワー半導体素子やパワー半導体モジュールを並列接続して用い る場合に問題となる、素子間もしくはモジュール間の電流不均一、特に過渡時(ター ンオン時およびターンオフ時)に発生する電流不均一を抑制するための IGBT の駆 動技術の確立を目的とし、ディスクリート部品を用いて構成した原理検証ボードにより、 電流不均一抑制のための原理検証を行った。また、実際に電流不均一抑制機能を 内蔵したゲート駆動 IC の試作を行い、試作したゲート駆動 IC を IGBT モジュールに 実装し、実機にて電流不均一抑制効果の検証を行った。以下に具体的な研究目的 を述べる。

過渡時の電流不均一は、並列接続された IGBT 間におけるターンオン遅延時間 およびターンオフ遅延時間の差によって引き起こされるため、過渡時の電流不均一 の要因となる遅延時間差を抑制する事で、過渡時の電流不均一の抑制も可能となる。 遅延時間差は、各 IGBT におけるターンオン遅延時間もしくはターンオフ遅延時間の 違いにより発生する時間差であるが、現状は遅延時間差の直接的な要因となるター ンオン遅延時間およびターンオフ遅延時間の違いを補正する事に主眼を置いた研究 報告はされていない。そこで、本研究においては遅延時間差の直接的な要因となる ターンオン遅延時間およびターンオフ遅延時間を制御し、各 IGBT における違いを抑 制する事で遅延時間差を抑制し、更には過渡時に電流不均一を抑制する手法の確 立を第1の目的とする。

ターンオン遅延時間およびターンオフ遅延時間は、動作条件や動作温度等の外 部環境の影響を受け、スイッチング動作中にダイナミックに変動するパラメータである。 それ故、実際のアプリケーションに電流不均一抑制技術を適用するためには、外部 環境の変化そのものや外部環境の変化による影響を捉え、外部環境の変化により発 生する最適制御パラメータのずれを補償するための、閉ループによるフィードバック 制御が必要不可欠となる。更に、パワエレ製品に適用するためには、製品の小型化 や低コスト化要求への対応が必要不可欠となるため、閉ループによるフィードバック 制御を実現した電流不均一抑制機能をゲート駆動 IC へ集積する技術も必須となる。 そこで本研究においては、電流不均一抑制のための閉ループによるフィードバック制 御を実現し、実現した抑制機能を IC へ集積する手法についても検証し、実際に抑制 機能を集積したゲート駆動 IC を試作し、IGBT モジュールにて効果を検証する事を 第2の目的とする。 本論文は、第1章を含めて本文4章と発表論文一覧、謝辞で構成される。

第2章では、IGBTのスイッチング特性を振り返り、IGBTのターンオン遅延時間お よびターンオフ遅延時間を制御するために最適なパラメータについて述べる。また、 当該パラメータを制御した際の背反を検証し、その対策手法についても検討する。検 討した手法を、ディスクリート部品で構成したテストボードにて実現し、実機にて動作 検証を行った内容についても述べる。

第3章では、第2章で述べた研究結果をベースに検証した IC 化手法や閉ループ によるフィードバック制御の実現手法について述べる。また、電流不均一抑制のため の閉ループによるフィードバック制御を集積したゲート駆動 IC の試作を行い、試作し た IC を実装した IGBT モジュールによる、過渡時の電流不均一抑制効果の評価も実 施したので、その内容・結果についても述べる。

第4章では、本研究で得られた成果を総括し、本論文の結論とする。

参考文献

- [1] 令和3年度エネルギーに関する年次報告(エネルギー白書2022):経済産業省
- [2] 富士電機技報 2021 vol.94 no.4 pp228-235
- [3] 富士 IGBT モジュール アプリケーションマニュアル 第7章 pp7-1-7-10
- [4] 時田裕輔、安部征哉、附田正則、大村一郎、 "アクティブゲートドライブにおける定電流駆動の効果について"、電気・情報関係学会九州支部連合大会 講演 論文集 2019
- [5] 富士電機技報 2015 vol.88 no.4 pp264-268
- [6] 富士 IGBT モジュール アプリケーションマニュアル 第8章 pp8-1-8-5
- [7] 富士 IGBT モジュール アプリケーションマニュアル 第8章 pp8-6
- [8] R. Alvarez, K. Fink and S. Bernet, "Simulation and experimental investigation of parallel connected IGBTs",IEEE International Conference on Industrial Technology, 2010, pp. 824-831
- [9] R. Alvarez, and S. Bernet, "A new delay time compensation principle for parallel connected IGBTs", Energy Conversion Congress and Exposition, 2011, pp. 3000-3007
- [10] M. Tabata, S. Igarashi and K. Kuroki, "Control methods of current balancing for parallel connected IGBTs", Proceeding of International Symposium on Power Semiconductor Devices & ICs, 1998, pp. 101-104
- [11] P. Hofer, N. Karrer and C. Gerster, "Paralleling intelligent IGBT power modules with active gate-controlled current balancing", Power Electronics Specialists

Conference, 1996. PESC '96 Record, 27th Annual IEEE, vol. 2, 1996, pp. 1312-1316

- [12] P. Hofer-Noser and N. Karrer, "Monitoring of paralleled IGBT/Diode modules", IEEE Transactions on Power Electronics, vol. 14, no. 3, 1999, pp. 438-444
- [13] D. Bortis, J. Biela and J. Kolar, "Active gate control for current balancing of parallel-connected IGBT modules in solid-state modulators", IEEE Transactions on Plasma Science, vol. 36, no. 5, 2008, pp. 2632-2637
- [14] R. Alvarez, and S. Bernet, "A new delay time compensation principle for parallel connected IGBTs", Energy Conversion Congress and Exposition, 2011, pp. 3000-3007
- [15] Y. Chen, F. Zhuo, W. Pan, F. Zhang and L. Feng, "A novel active gate driver for static and dynamic current balancing of parallel-connected IGBTs", Applied Power Electronics Conference and Exposition, 2017, pp. 795-799
- [16] X. Du, F. Zhuo, H. Sun, H. Yi and Y. Zhu, "An integrated voltage and current balancing strategy of series-parallel connected IGBTs", International Power Electronics Conference (IPEC), 2018, pp.2780-2784
- [17] Y. Wen, Y. Yang and Y. Gao, "Active gate driver for improving current sharing performance of paralleled high-power SiC MOSFET modules", IEEE Transactions on Power Electronics Volume: 36, Issue: 2, Feb. 2021, pp1491-1505
- [18] R. N. Tripathi, M. Tsukuda and I. Omura, "Dynamic current balancing of parallel connected IGBT devices using PCB sensor for integration in power modules", International Conference on Integrated Power Electronics Systems, 2020, pp101-105
- [19] X. Zeng, Z. Li, J. Wan and J. Zhang, "Prototype of edge computing IPM with hardware artificial neural network soft sensor and controller for parallel connected IGBT current distribution", International Symposium on Power Semiconductor Devices and ICs, 2020, pp. 392-395
- [20] X. Zeng, Z. Li, J. Wan and J. Zhang, "Embedded hardware artificial neural network control for global and real-time imbalance current suppression of parallel connected IGBTs", IEEE Transactions on Industrial Electronics Volume: 67, Issue: 3, March 2020, pp2186-2196

第 2 章

電流不均一抑制駆動技術
第1章で述べたように、並列接続された IGBT 間で発生するスイッチング期間内の 電流不均一は、主に IGBT 間のターンオン遅延時間(tdon)およびターンオフ遅延時 間(tdorF)の差($\Delta tdon$, $\Delta tdorF$)により引き起こされるため、その抑制には IGBT の各遅 延時間(tdon, tdorF)を制御し $\Delta tdon$ および $\Delta tdorF$ を減少させる事が有効である^{[21],[22]}。

本項では、IGBT のスイッチング特性について述べ、IGBT の駆動技術を応用する 事で各遅延時間を制御し、並列接続された IGBT 間の遅延時間差を減少させる手法 について言及する。

2.1 電流不均一抑制のための遅延時間制御

(1) IGBT のスイッチング特性

一般的に、IGBT のスイッチング特性は、ゲート抵抗(*R*_G)を介して行われるゲート・ エミッタ間容量(*C*_{GE})とゲート・コレクタ間容量(*C*_{GC})の充放電に強く依存している^{[23],} ^{[24], [25]}。図 2.1 に、IGBT を用いたチョッパー回路および一般的なスイッチング波形を 示す。IGBT のスイッチング期間は、図 2.1 (b)に示すように更に7つの区間に分割す る事ができる。図 2.1 を用いて IGBT のスイッチング特性を説明する。

本論文においては、ゲート・エミッタ間電圧が10%上昇してからコレクタ・エミッタ間 電流が10%上昇するまでの時間をターンオン遅延時間(tdon)と定義し、ゲート・エミ ッタ間電圧が90%まで下降してからコレクタ・エミッタ間電流が90%まで下降するまで の時間をターンオフ遅延時間(tdoFF)と定義するが、図2.1(b)に示すような概略図に おいては、ゲート信号が立ち上がってからコレクタ・エミッタ電流(Ice)が上昇し始める までの時間をターンオン遅延時間(tdon)と表記し、ゲート信号が立ち下がってから、 コレクタ・エミッタ間電流(Ice)が下降し始めるまでの時間をターンオフ遅延時間(tdoFF) と表記する。

以下に、図 2.1(b)の各時間区間における IGBT の動作を説明する。

【区間 I】

この区間、ゲート・エミッタ間電圧(*V*GE)が徐々に増加し始め、ゲート・エミッタ間容量(*C*GE)とゲート・コレクタ間容量(*C*GC)はゲートドライバから*R*Gを介して供給されるゲート電流(*I*G)により充放電される。従って、この期間の*V*GEは*C*GE、*C*GCおよび*R*Gで決まる時定数で増加する。区間Iの時間を*t*とすると、*t*1は(2.1)式で表す事ができる。

$$t_1 = R_G \cdot (C_{GE} + C_{GC}) \cdot \ln\left(\frac{V_{GDU}}{V_{GDU} - V_{TH}}\right) \qquad \cdots (2.1)$$

ここで、VGDUはゲートドライバから供給されるゲート電圧で、VTHは IGBT のゲートしきい値電圧である。

【区間 II】

 V_{GE} が増加し、IGBT のしきい値電圧 (V_{TH})を超えると、コレクタ・エミッタ間電流 (I_{CE}) が流れ始め、L 負荷で決まる負荷電流に到達するまで I_{CE} が増加する。区間 II の時 間を t_2 とすると、 t_2 は(2.2)式で表す事ができる。

$$t_2 = R_G \cdot (C_{GE} + C_{GC}) \cdot \ln\left(\frac{V_{GDU} - V_{TH}}{V_{GDU} - V_{GP}}\right) \qquad \cdots (2.2)$$

ここで、VGPは IGBT におけるプラトー電圧の事である。

【区間 III】

FWD へ還流していた負荷電流が完全に IGBT へ転流すると、VCE は減少し始める (説明を簡素化するため FWD の逆回復については触れていない)。この結果、CGC は 放電状態となる。この区間、ゲートドライバから RG を介して供給される IG は主に CGC の放電に使われるため、この区間の VGE は負荷電流で決まる電圧値で一定となる。

【区間 IV】

ゲート・エミッタ間電圧(VGE)が徐々に減少し始め、CGE および CGC が IG により充放 電される。従って、この期間の VGE は CGE、CGC および RG で決まる時定数で減少する。 区間 IV の時間を t4とすると、t4 は(2.3)式で表す事ができる。

$$t_4 = R_G \cdot (C_{GE} + C_{GC}) \cdot \ln\left(\frac{V_{GDU}}{V_{GP}}\right) \qquad \cdots (2.3)$$

【区間 V】

区間 IV で減少し始めた VGE は、一定の負荷電流を維持するため、負荷電流を維持できる電圧値まで減少した後は一定となる。VGE が一定の期間は、ミラー期間と呼ばれる。これにより IG は CGc を充電するために使われるようになり、その結果 VCE が増加し始める。

【区間 VI】

 V_{CE} が増加し電源電圧(V_{BUS})を超えると、FWD がターンオン状態となるため、負荷 電流は IGBT から FWD へ転流され、 I_{CE} が減少し始める。区間 VI の時間を t_6 とする と、 t_6 は(2.4)式で表す事ができる。

$$t_6 = R_G \cdot (C_{GE} + C_{GC}) \cdot \ln\left(\frac{V_{GP}}{V_{TH}}\right) \qquad \cdots (2.4)$$



(a) IGBT を用いたチョッパー回路の構成図



(b) 一般的なスイッチング波形

図 2.1 IGBT を用いたチョッパー回路および一般的なスイッチング波形

(2)ゲート抵抗による遅延時間制御

前述したように、tdon はゲート・エミッタ間電圧が上昇し始めてからコレクタ・エミッタ 電流が上昇し始めるまでの時間であり、図 2.1 (b)に示した区間 I の時間(t₁)に相当す る。t₁ は式(2.1)のように示されるため、tdon は R_Gを用いて制御可能である事が分か る。一方、tdoFF はゲート・エミッタ間電圧が下降し始めてからコレクタ・エミッタ間電流 が下降し始めるまでの時間であり、図 2.1 (b)に示した区間 IV の時間と区間 V の時間 との合計となるが、区間 IV の時間(t₄)を制御する事で tdoFF の制御も可能であり、t₄は 式(2.3)に示すように R_Gを用いて制御可能な時間である事から、tdoFF も R_Gを用いて 制御する事が可能である事が分る。

図 2.1 (a)に示したチョッパー回路に 1200 V, 150 A 定格の IGBT 素子を適用し、ダブルパルス試験器にてターンオン時およびターンオフ時における V_{GE} 波形、 I_{CE} 波形 および V_{CE} 波形のゲート抵抗依存性を測定した。結果を、図 2.2 に示す。(a)はターンオン時の、(b)はターンオフ時の各波形をそれぞれ示しており、ゲート抵抗は 5 Ω , 15 Ω , 25 Ω , 35 Ω と変化させた。



図 2.2 スイッチング特性のゲート抵抗依存性

ターンオン時のスイッチング特性については、図 2.2 (a)に示すように V_{GE} が上昇し 始めてから I_{CE} が上昇し始めるまでの時間 (td_{ON})が、 R_G 値の増加に伴い長くなってい る事が分る。ターンオフ時のスイッチング特性についても同様に、図 2.2 (b)に示すよう に V_{GE} が下降し始めてから I_{CE} が下降し始めるまでの時間 (td_{OFF})が、 R_G 値の増加に 伴い長くなっている。

図 2.2 に示した各波形データから抽出した tdon、tdoFF のゲート抵抗依存性を図 2.3 にまとめた。R_Gを 5 Ωから 35 Ωに増加させる事により、tdon は 0.17 µsec から 0.52 µsec に増加し、tdoFF は 0.56 µsec から 1.83 µsec に増加している。図示したように、ゲート抵抗を用いて遅延時間制御は可能であり、現状のアプリケーションにおいても採用されている電流不均一抑制方法である。しかし、R_Gの増加はスイッチング時の dlcE/dt および dVcE/dt にも影響を与え、それに伴い様々な課題を引き起こす。次項で課題について述べる。



図 2.3 tdon および tdoff のゲート抵抗依存性

(3)ゲート抵抗による遅延時間制御の問題点

図 2.2 の Ice 波形と Vce 波形に注目すると、RG の増加に伴い電流の傾きである dIce/dt および電圧の傾きである dVce/dt が、ターンオン時とターンオフ時共に減少し ているのが分かる。これは、Ice の上昇のタイミングが、図 2.1 (b)の区間 II と区間 VI に 相当し、各区間の時間 t2と t6 がそれぞれ式(2.2)および式(2.4)で表されるように、RG を含んだ式となっているからである。RG が含まれているため、RG の増加に伴い t2 およ び t6 が増大し、結果ターンオン時とターンオフ時共に dIce/dt の減少となる。また、区 間 III および区間 V で発生する Vce の変動に伴う CGc の充放電は、RG を介した IG に よって行われるため、RG の増加に伴う IG の減少により、CGc 充放電時間が増大する。 その結果、RG の増加に伴いターンオン時とターンオフ時共に dVce/dt も減少する。

以下にゲート抵抗増加に伴う dIce/dt および dVce/dt 低下の影響について述べる。

①スイッチング損失の増加

dIce/dt および dVce/dt 低下の影響の1 つがスイッチング損失の増加である。図2.5 に、スイッチング波形とスイッチング時の損失を示す。スイッチング損失とは、スイッチング時の電流と電圧の重なりによって発生する損失であり、図2.5 中のグレーで示した領域で発生する損失である。グレーの部分の面積が損失量に相当する。dIce/dt および dVce/dt 低下に伴い電流と電圧が重なる領域が増大するため、dIce/dt および dVce/dt 低下に伴いスイッチング損失が増大する。このスイッチング損失の増大は、再生エネルギー普及における課題である"電力変換効率向上"の妨げとなり、電気自動車分野においては"航続距離の低下"の要因となってしまう。また、損失の増大はパワー半導体素子における発熱を増大させ、機器の熱設計を困難にさせ、更には小型化を困難にさせる等の問題を発生させる。



図 2.5 スイッチング時の損失

図 2.6 に、ターンオンエネルギー (E_{ON}) およびターンオフエネルギー (E_{OFF})のゲート抵抗依存性の実験結果を示す。ここで示す E_{ON} および E_{OFF} がスイッチング損失に相当する。図 2.2 に示したスイッチング波形取得時の測定データを用いて、図 2.7 に示す IEC 60747-9 に従ったスイッチング損失エネルギー E_{ON} および E_{OFF} 規格に従って算出した。 E_{ON} および E_{OFF} 共にゲート抵抗の増加に伴い増大しており、 R_{G} を5 Ω から 35 Ω に増加させる事により、 E_{ON} は 3.73 mJ から 17.31 mJ へ増大し、 E_{OFF} は 9.87 mJ から 17.2 mJ へ増大している。

以上のように、"電力変換効率向上"の妨げや電気自動車における"航続距離の低下"を引き起こす事なく電流不均一を改善するためには、*dIce/dt*および *dVce/dt*の低下を伴わない遅延時間制御が必要となる。



図 2.6 Eon および Eoff のゲート抵抗依存性



図 2.7 IEC 60747-9 に従ったスイッチング損失エネルギーEon および EoFF

②dIcE/dt 低下による電流不均一の発生

dIcE/dt が低下した事による影響の1 つが、並列接続した IGBT 間での dIcE/dt 低下による電流不均一の発生である。図 2.8 に示した測定回路を用いて、dIcE/dt 低下の影響を評価した。図 2.8 (a)は、並列接続した IGBT 素子を用いてチョッパー回路を構成し、CPLD (Complex Programmable Logic Device)により外部から強制的に遅延時間差を与えた状況にて、電流不均一を測定可能な測定回路の構成図で、図 2.8 (b)は測定で用いた自作の測定用プリント回路基板である。IcE 波形は、センス IGBT を用いて抽出したセンス電流を、センス抵抗(Rs1, Rs2)で電圧信号(Vs1, Vs2)に変換し、

電圧信号波形としてオシロスコープで観測している。また、各 IGBT のゲート信号は CPLD でそれぞれ生成しており、タイミングやパルス幅等を外部からプログラマブルに 変更可能となっており、前述したように遅延時間差を強制的に与える事も可能である。



(a) 並列接続した IGBT を用いたチョッパー回路の構成図



- (b) 測定用プリント回路基板
- 図 2.8 スイッチング波形測定回路(並列接続)

センス IGBT を用いた電流検出手法とは、IGBT の活性領域の一部を電流検出用 の領域として分割し構成した電流センス用 IGBT (センス IGBT)を用い、Ice の一部を センス電流として取り出す電流検出手法で、メイン用の活性領域の面積とセンス用の 活性領域の面積比で、Ice とセンス電流の電流比が決まるため、面積比が既知であれ ばセンス電流値から Ice 値を算出する事が可能となる。また、面積比を大きくする事に より、扱うセンス電流を小さくする事が可能となるため、電流センス機能を駆動ドライバ に内蔵する際には有効な電流検出手法である。本研究では、電流センス機能を含ん だ電流不均一抑制機能の IC への集積も目的の1つであるため、センス IGBT を用い た電流検出手法を採用している。

図 2.9 に、一般的な電流検出手法であるシャント抵抗方式と、センス IGBT 方式で 電流を検出した場合の検出波形比較を示す。測定は、図 2.8 に示した測定回路を用 いて実施した。上段は VGE 波形を、中段がセンス電圧波形を、下段にセンス電圧波形 から算出した ICE 波形をそれぞれ示している。VGE 波形に従い IGBT がオン・オフし ICE もオン・オフするため、各方式で検出した電圧波形も VGE 波形に従い変動している事 が分る。下段の ICE 波形では、シャント抵抗で検出した電流波形とセンス IGBT で検 出した電流波形が一致しており、センス IGBT を用いた電流検出手法で正確に ICE が 検出可能である事が分る。



図 2.9 シャント抵抗方式とセンス IGBT 方式で電流を検出した場合の検出波形比較

測定した V_{GE} 波形と V_{SENSE} 波形を図 2.10 および図 2.11 に示す。ここでは、図 2.8 に示した測定回路を用い、 $IGBT_1$ のゲート信号に外部から 0.8 µsec の遅延時間を強制的に与え、スイッチング動作を行った。従って、 $IGBT_1 \ge IGBT_2$ 間には 0.8 µsec の遅延時間差が存在する事になる。初期は、 $IGBT_1 \ge IGBT_2$ のゲート抵抗(R_{G1} , R_{G2})を同じ抵抗値とし、その後 R_{G2} を徐々に増加させスイッチング動作を行っている。

図 2.10 はターンオン時の波形を示しており、図 2.10 (a)は初期状態(RGI = RG2)を 示している。初期状態では、0.8 μsec の遅延時間差により IGBT2 が先にオン状態とな る。従って、全負荷電流が IGBT2 に集中するため、IGBT2 には大きな電流が流れ、こ れにより電流不均一が発生している。図 2.10 (b)には、先にオン状態となる IGBT2 の ゲート抵抗 RG2を増加させた場合の波形を示している。図に示すように、RG2の増加に より、IGBT2のtdonが増加するのと同時に、Ice立ち上がり直後のdIce/dtも減少してい るのが分かる。IGBT2の tdon が増加する事で、IGBT1と IGBT2 間の遅延時間差が減 少するため、それにより IGBT1 と IGBT2 間の電流不均一も減少している。更に RG2 を 増加させた波形が、図 2.10 (c)である。図 2.10 (c)では、RG2の増加により更に IGBT2 の tdon が増加し、同時に dIce/dt の減少が観測されている。 更なる tdon の増加により 遅延時間差が更に減少するため、電流不均一も更に減少しているのが分かる。しか しながら、(c)では図中の緑点線の円で示すように、IGBT1への電流集中による電流不 均一が観測されている。IGBT1 への電流集中は、初期状態や(a)の時点では観測され ておらず、Rg 増加に伴い引き起こされている事から、遅延時間差によるものとは異な る電流集中であると推定される。(c)の時点では IGBT2 への電流集中による電流不均 ーが完全に抑制されていないため、(c)から更に R_{G2} を増加させた結果が(d)である。 (d)では、RG2の増加により遅延時間差が更に減少するため、IGBT2への電流集中によ る電流不均一が完全に抑制されているが、(c)から観測されている IGBTı への電流集 中による電流不均一が増大している。以上のように、単純に Rgを増加させた場合、電 流不均一のある程度の抑制は可能だが、完全に抑制する事は困難である事が分る。

図 2.11 は、ターンオフ時の波形を示している。ターンオフ時もターンオン時と同様 に、初期状態(R_{G1} = R_{G2})では遅延時間差により *IGBT*2 が先にオフするため、*IGBT*1 へ負荷電流が集中し、大きな電流不均一が発生している。R_{G2}の増大により、*IGBT*2 の*td*oFFが増加し、遅延時間差が減少するため電流不均一が減少するが、R_{G2}の増大 に伴い *IGBT*1 への電流集中による電流不均一が観測され始め、R_{G2}の更なる増大に 伴い *IGBT*1 への電流集中による電流不均一が増大している。ターンオフ時において もターンオン時と同様に、単なる R_Gの増加では、電流不均一を完全に抑制する事が 困難と言える。

図 2.10 と図 2.11 で観測された、 R_{G2} 増大に伴い発生する遅延時間差によるものと は異なる $IGBT_1$ への電流集中による電流不均一の要因が、" dI_{CE}/dt の低下"よるもの である。図 2.12 に dI_{CE}/dt 低下による電流不均一発生のイメージ図を示す。 $R_{G1}=R_{G2}$ の状態から R_{G2} を増大させると、 $IGBT_2$ の td_{ON} の増加に伴い Δtd_{ON} が減少する。しか し、図 2.12 中段に示すように、 R_{G2} 増に伴い同時に dI_{CE}/dt が減少するため、電流が 流れ始めた以降の領域では td_{ON} の増加による Δtd_{ON} の減少以上に遅延時間差が減 少する事となる。更に R_{G2} を増加 (R_{G1} « R_{G2})させると、図 2.12 下段に示すように Δtd_{ON} が更に減少するが、同時に dIce/dt も更に減少するため電流の流れ始め以降の領域 では遅延時間差が逆転してしまう。これにより IGBT1 への電流集中が始まり、電流不 均一が発生する。これが、dIce/dt 低下による電流不均一発生のメカニズムであり、電 流不均一の抑制には図 2.13 に示すように dIce/dt の低下を伴わない遅延時間制御が 必要となる。







図 2.11 測定したターンオフ波形(並列接続)



図 2.12 RG 増大に伴う電流不均一発生の要因イメージ



図 2.13 電流不均一抑制のための理想的な遅延時間制御

(4)ダイナミック・ゲート抵抗制御による遅延時間制御

前述したように、RGを増加させる事により遅延時間差を減少させる事は可能であるが、RGは dIce/dt および dVce/dt にも影響を与え、それが"スイッチング損失の増大"や "dIce/dt 低下による電流不均一"の要因となるため、dIce/dt および dVce/dt に影響を 与えない RG による遅延時間(tdon, tdorf)制御が必要となる。

改めて図 2.1 (b)のスイッチング波形を考察すると、tdon はゲート・エミッタ間電圧が 上昇し始めてからコレクタ・エミッタ電流が上昇し始めるまでの時間であり、図 2.1 (b)に 示した区間 I の時間(t₁)に相当する。また、tdoFF はゲート・エミッタ間電圧が下降し始 めてからコレクタ・エミッタ間電流が下降し始めるまでの時間であり、図 2.1 (b)に示した 区間 IV と区間 V の時間となる。一方、dIcE/dt に関しては、ターンオン時の dIcE/dt が 図 2.1 (b)に示した区間 II で発生し、ターンオフ時の dIcE/dt が区間 VI で発生してお り、dVcE/dt に関してはターンオン時の dVcE/dt が区間 III で、ターンオフ時の dVcE/dt が区間 V で発生している事から、tdoN, tdoFF とは異なる区間で発生している事が分る。 従って、理論的には区間毎に異なる RGを用いる事により、tdoN, tdoFF, dIcE/dt および dVcE/dt も個別に制御する事が可能であると言える。上記考察を基に、dIcE/dt および dVcE/dt に影響を与えず tdoN, tdoFF のみ制御するための RG 制御の方法を考案した。 図 2.14 に、考案した RG 制御のタイミングチャートを示す。



図 2.14 dIce/dt および dVce/dt に影響を与えず tdon, tdoff を制御する Rg 制御

 td_{ON} は区間 I の時間 (t_1)に相当するため、 td_{ON} を制御するためには t_1 の間は R_G を 可変とし遅延時間差に応じて変化させる。しかしながら、ターンオン期間中の dI_{CE}/dt および dV_{CE}/dt は低下させる事なく初期状態を維持させる必要があるため、区間 I 後 は R_G も初期値に固定する。一方、 td_{OFF} は区間 IV と区間 V の時間に相当するが、 td_{OFF} の制御は区間 IV の時間 (t_4)だけ可変とする事でも実現可能であるため、 t_4 の間 は R_G を可変とし遅延時間差に応じて変化させる。ターンオン期間中の dI_{CE}/dt および dV_{CE}/dt と同様に、ターンオフ期間中の dI_{CE}/dt および dV_{CE}/dt も低下させる事なく初期 状態を維持させる必要があるため、区間 IV 後は再び R_G を初期値に固定する。

このように、スイッチング期間内にダイナミック(動的)に RG を制御する事により、 dlce/dt および dVce/dt に影響を与えず tdon, tdoFF のみ制御する事が可能となり、並列 接続 IGBT 間の電流不均一の抑制が可能となると考えられる。次項に、ディスクリート 部品にて実現したダイナミック可変ゲート抵抗について、およびダイナミック可変ゲー ト抵抗を用いて実施した原理検証について述べる。

2.2 ダイナミック可変ゲート抵抗(*R*_{G_dynamic})を用いた電流不均一抑制制 御の原理検証

(1)ダイナミック可変ゲート抵抗[19]

図 2.15 に、本研究で用いたダイナミック可変ゲート抵抗(*R*_{G_dynamic})の構成図およ び動作波形を示す。ダイナミック可変ゲート抵抗は、図 2.15 (a)に示すように2つの抵 抗(*R*_{G_a}, *R*_{G_b})を直列に接続し、更に *R*_{G_b}と並列にスイッチ(*SW*)を接続した構成であ り、非常にシンプルな構成となっている。*SW*がオフの期間、*R*_{G_dynamic}は *R*_{G_a}と*R*_{G_b}の 合成抵抗となり、

$$R_{G_dynamic} = R_{G_a} + R_{G_b} \qquad \cdots (2.5)$$

で表される抵抗となる。また、SW がオンの期間は R_{G_b} の両端が SW でショートされるため、 $R_{G_{dynamic}}$ は、

$$R_{G_{dynamic}} = R_{G_{a}} \qquad \cdots (2.6)$$

で表される抵抗となるため、SWのオン状態とオフ状態を切り替える事により、RG_dynamic の抵抗値を制御する事が可能となる。図 2.15 (a)に示すように、RG_b をポテンショメータとする事で SW がオフの期間の RG_dynamic そのものを可変とする事も可能となる。

図 2.15 (b)に示すように、RG の初期値を RG_a で設定し、遅延時間を制御するための RG 増分を RG b で設定し、更にターンオン時は区間 I の期間 SW をオフ状態とし、

区間 I 後は SW をオン状態とする事で、dI_{CE}/dt および dV_{CE}/dt に影響を与えず tdon のみを制御する事が可能となる。同様に、ターンオフ時は区間 IV の期間 SW をオフ 状態とし、区間 IV 後は SW をオン状態とする事で、dI_{CE}/dt および dV_{CE}/dt に影響を与 えず tdoFF のみを制御する事が可能となる。従って、R_{G_dynamic}を用いてダイナミック・ゲート抵抗制御を行う事により、スイッチング損失の増大や dI_{CE}/dt の低下による電流不 均一を発生させる事なく、遅延時間差に伴う電流不均一を抑制する事が可能となる。



(a) ダイナミック可変ゲート抵抗の構成図



(b) ダイナミック可変ゲート抵抗の動作波形

図 2.15 ダイナミック可変ゲート抵抗回路(R_{G_dynamic})

(2) R_{G_dynamic}の試作および動作検証

RG_dynamicを用いた電流不均一抑制制御の動作検証を行うため、ディスクリート部品を用いた RG_dynamic テストボードを試作した。図 2.16 に RG_dynamic テストボードのブロック図とボードの写真をそれぞれ示す。図 2.16 (a)に示すように、テストボードは"SW タイミング生成部"、RG_dynamic、GDU(Gate Drive Unit)で構成されている。SW タイミング生成部は、RC ローパスフィルタを用いた遅延時間回路であり、Rf 値を調整する事でSW のオン・オフのタイミングを生成する。SW には ANALOG DEVICES 社製のADG1401を用い、GDUには VISHAY 社製の VO3120を用い、INV には東芝製のTC4049BPを用いている。



(a) $R_{G_{dynamic}}$ テストボードのブロック図



(b) R_{G_dynamic} テストボードの写真

図 2.16 RG_dynamic テストボードのブロック図および写真

①スイッチング損失増大の抑制効果

試作したテストボードを、図 2.2 に示したスイッチング特性のゲート抵抗依存性を測定した回路に接続し、RG_dynamic によるスイッチング損失増大の抑制効果を検証した。 テストボードを用いて測定したスイッチング波形を、図 2.17 および図 2.18 に示す。各図とも上段が VGE 波形、中段が ICE 波形、下段が VCE 波形をそれぞれ示している。また、図 2.17 がターンオン時の波形で、図 2.18 がターンオフ時のスイッチング波形を示しており、各図の(a)には図 2.2 に示したスイッチング特性のゲート抵抗依存性をリファレンスとして示している。測定に用いた IGBT は、同様に 1200V, 150A 定格の素子である。図 2.17 および図 2.18 の(b)に示した RG_dynamic 有りの測定においては、RG の初期値となる RG_aを5 Ωとし、RG 増分である RG_bを0Ω, 10Ω, 20Ω, 30Ωと変化させている。従って、ターンオン時においては区間 I の RG が 5Ω, 15Ω, 25Ω, 35Ωと変化するのに対し、区間 I 以降の RG は初期値である 5Ωに固定となる。



図 2.17 RG_dynamic 有無のスイッチング波形のゲート抵抗依存(ターンオン)

 $R_{\rm G}$ をスイッチング期間内にダイナミックに変化させる事なく、単純に増加させた場合のゲート抵抗依存性が図 2.17 (a)であるが、 $R_{\rm G}$ が 5 Ω から 35 Ω に増加するのに伴

い td_{ON} が増加するだけでなく dI_{CE}/dt および dV_{CE}/dt が減少している。これに対し、 RG_dynamic を用いて、区間 I の RG を 5 Ω, 15 Ω, 25 Ω, 35 Ωと変化させ、区間 I 以降の RG を初期値である 5 Ωに固定するダイナミック・ゲート抵抗制御を行った場合のゲート 抵抗依存性が、図 2.17 (b)である。ダイナミック・ゲート抵抗制御では、 I_{CE} が流れ始め るまでの区間 I の期間 RG を 5 Ω, 15 Ω, 25 Ω, 35 Ωと変化させるため、RG の増加に伴 い td_{ON} も増加している。 I_{CE} が流れ始めた以降 (区間 I 以降) は RG が初期値の 5 Ωと なるため、 dI_{CE}/dt および dV_{CE}/dt は RG が 5 Ωの場合の dI_{CE}/dt および dV_{CE}/dt を維 持する事となる。従って、区間 I の RG に依らず、 dI_{CE}/dt および dV_{CE}/dt も固定となる。 結果として、RG_dynamic を用いてダイナミック・ゲート抵抗制御を行う事により、 dI_{CE}/dt お よび dV_{CE}/dt を低下させる事無く td_{ON} のみを制御する事が可能となる。

図 2.18 は、ターンオフ時のスイッチング特性のゲート抵抗依存性である。ターンオフ時も同様に、 R_G をスイッチング期間内にダイナミックに変化させる事なく、単純に増加させた場合、図 2.18 (a)に示すように R_G が 5 Ωから 35 Ωに増加するのに伴い tdoFFが増加するだけでなく dIcE/dt および dVcE/dt の減少が引き起こされている。これに対し、 $R_{G_{dynamic}}$ を用いて、区間 IV の R_G を 5 Ω, 15 Ω, 25 Ω, 35 Ωと変化させ、区間 IV 以降の R_G を初期値である 5 Ωに固定するダイナミック・ゲート抵抗制御を行った場合のゲート抵抗依存性が、図 2.17 (b)である。 IcEが減少し始めるまでの区間 IV の期間、



図 2.18 RG dynamic 有無のスイッチング波形のゲート抵抗依存(ターンオフ)

 $R_{\rm G}$ を5Ω, 15Ω, 25Ω, 35Ωと変化させるため、 $R_{\rm G}$ の増加に伴い $td_{\rm OFF}$ が増加している。 *I*_{CE} が流れ始めた以降(区間 IV 以降)は $R_{\rm G}$ が初期値の5Ωとなるため、 $dI_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ は $R_{\rm G}$ が5Ωの場合の $dI_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ を維持する事となる。従って、区間 IV の $R_{\rm G}$ に依らず、 $dI_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ も固定となる。結果として、ターンオン時と同様に $R_{\rm G}$ _dynamic を用いてダイナミック・ゲート抵抗制御を行う事により、 $dI_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ を低下させる事無く $td_{\rm OFF}$ のみを制御する事が可能となる。図 2.17と図 2.18の各波形から抽出した、 $R_{\rm G}$ _dynamic を用いた場合と用いない場合の $dI_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ および $dI_{\rm CE}/dt$ の $R_{\rm G}$ 依存性を、 $R_{\rm G}$ _dynamicを用いた場合と用いない場合の $dI_{\rm CE}/dt$ および $dV_{\rm CE}/dt$ の

図 2.19 に示すように、ダイナミックではなく単純に R_G を増加させたスイッチング動作においては(図中、fixed R_G と表記)、 R_G の増加に伴い td_{ON} , td_{OFF} 共に増加している。 $R_G_{dynamic}$ を用いてスイッチング期間内でダイナミックに R_G を増加させたスイッチング動作においては(図中、dynamic R_G と表記)、 td_{ON} および td_{OFF} に影響のある区間 I と区間 IV の R_G を増加しているため、fixed R_G と同様に td_{ON} , td_{OFF} が増加しており、 R_G に対する依存性も fixed R_G と dynamic R_G で同程度である事が分る。このように、 $R_G_{dynamic}$ を用いてダイナミックに R_G を変化させても、スイッチング期間内の R_G 値を固定とし R_G を変化させた場合と同じように td_{ON} , td_{OFF} を制御可能である。



図 2.19 RG_dynamic 有無の tdon および tdoFF のゲート抵抗依存

一方、*dI*_{CE}/*dt* および *dV*_{CE}/*dt* については、図 2.20 に示すように *R*_G_dynamic を用いて ダイナミックに *R*_Gを変化させる場合と、スイッチング期間内の *R*_G 値を固定とし *R*_G 変化 させた場合で、*R*_G 依存性に差異が見られる。スイッチング期間内の *R*_G 値を固定とし *R*_Gを増加させたスイッチング動作においては(図中、fixed *R*_Gと表記)、*R*_Gの増加に伴 いターンオン時とターンオフ時の dI_{CE}/dt および dV_{CE}/dt 共に減少しているが、 $R_{G_{dynamic}}$ を用いてダイナミックに R_{G} を変化させる場合は、ターンオン時とターンオフ 時の dI_{CE}/dt および dV_{CE}/dt 共に減少が大きく抑制されている。以上のように、図 2.19 と図 2.20 からも、 $R_{G_{dynamic}}$ を用いてダイナミックに R_{G} を変化させる事により、 dI_{CE}/dt お よび dV_{CE}/dt を低下させる事無く td_{ON} 、 td_{OFF} が制御可能である事が分る。



図 2.20 RG_dynamic 有無の dIcE/dt および dVcE/dt のゲート抵抗依存

図 2.21 に RG_dynamic を用いた場合と用いない場合の tdon と Eon の RG 依存性およ び tdoff と Eoff の RG 依存性を示す。図 2.6 と同様に、図 2.7 に示す IEC 60747-9 に 従ったスイッチング損失エネルギーEon および EoFF 規格に従って算出した。図 2.21 の tdon および tdoff の Rg 依存性については、図 2.19 に示したデータと同じものであ る。図 2.21 (a)は Eon の RG 依存性を示しているが、図 2.20 に示したように RG dynamic を 用いない場合(fixed R_G)は R_Gの増加に伴い dIcE/dt および dVcE/dt 共に減少するた め、これにより Eon が増加している。一方、RG dynamic を用いた場合(dynamic RG)は、 RG 増加に伴う dIcE/dt および dVcE/dt の減少が大きく抑制されるため、EON の増加も抑 制されている。fixed Rg では、Rg の 5 Ωから 35 Ωへの増加に対し、Eon が 3.73 mJ か ら 17.31 mJと 13.58 mJ 増加しているが、 dynamic R_G では 3.73 mJ から 5.59 mJと E_{ON} の増加幅は 1.86 mJ に抑制されており、Eon 増加の 86 %の抑制となる。 図 2.21 (b)は EOFFの RG 依存性を示していが、EON の RG 依存性と同様に RG dynamic を用いない場合 (fixed R_G)は R_Gの増加に伴い dI_{CE}/dt および dV_{CE}/dt 共に減少し、結果として E_{OFF} が 増加している。これに対し RG dynamic を用いた場合(dynamic RG)は、RG 増加に伴う dIcE/dt および dVcE/dt の減少が大きく抑制され、EOFF の増加が抑制されている。fixed RGでは、RGの 5 Ωから 35 Ωへの増加に対し、EOFF が 9.87 mJ から 17.2 mJ と7.33 mJ

増加しているが、dynamic R_Gでは 9.87 mJ から 11.65 mJ と E_{OFF} の増加幅は 1.78 mJ に抑制されており、E_{OFF} 増加の 76 %の抑制となる。

以上のように、R_{G_dynamic}を用いてダイナミックに R_Gを変化させる事により、dIcE/dt および dVcE/dt を低下させる事無く tdon, tdoFF の制御が可能であり、結果として EoN, EoFF を増加させる事なく tdon, tdoFF の制御が可能となる。



(a) ターンオン時



図 2.21 RG_dynamic 有無の tdon, tdoFF, EON および EoFF のゲート抵抗依存

<u>②dIce</u>/dt 低下による電流不均一発生の抑制効果

並列接続された IGBT 素子をスイッチング動作させた際の、dlce/dt 低下によって引き起こされる電流不均一に関して、RG_dynamic の適用による電流不均一の抑制効果を検証するため、RG_dynamic テストボードを用いたスイッチング波形測定を実施した。図 2.22 に、測定回路の構成図を示す。用いた測定回路は、図 2.8 に示したスイッチング 波形測定回路に RG_dynamic テストボードを接続して実現しており、図 2.22 に示すように *IGBT*2 のゲート抵抗 (RG2) とゲートドライバ (ドライバ 2)を測定回路から取り外し、代わ りに RG_dynamic ボードを接続した構成となっている。その他は図 2.8 と同様に、並列接 続した IGBT 素子を用いてチョッパー回路を構成し、CPLD により各 IGBT のゲート信 号を生成する構成である。従って、外部から強制的に遅延時間差を与える事が可能 である。*Ice*波形は、センスIGBTを用いて抽出したセンス電流を、センス抵抗 (Rs1, Rs2) で電圧信号 (Vs1, Vs2) に変換し、電圧信号波形としてオシロスコープで観測している。



図 2.22 RG dynamic テストボードを接続したスイッチング測定回路

図 2.23 と図 2.24 に、上記測定回路を用いて測定したスイッチング波形を示す。図 2.23 がターンオン時の波形を、図 2.24 がターンオフ時の波形をそれぞれ示しており、 各図の上段が並列接続された2つの IGBT (*IGBT*1, *IGBT*2)の各 *V*GE 波形 (*V*GE1, *V*GE2) を、下段には各センス電圧波形 (*V*S1, *V*S2)をそれぞれ示している。

測定においては、R_{G_dynamic}を用いてダイナミックに R_Gを変化させた場合と、比較のために R_{G_dynamic} 内部の SW をスイッチング期間内にオン状態で固定とした場合および SW をスイッチング期間にオフ状態で固定とした場合の3種類の条件にて実施している。SW をスイッチング期間内でオン状態固定とした場合、R_{G dynamic} は図 2.16 (a)の

ブロック図に示すようにスイッチング期間内において $R_{G_{dynamic}} = R_{G_{a}} を維持する事と$ $なる。一方、SW をスイッチング期間内でオフ状態固定とした場合は、<math>R_{G_{dynamic}} = R_{G_{a}}$ + $R_{G_{b}}$ を維持する事となる。従って、SW のオン状態固定でのスイッチング動作に対す るオフ状態固定でのスイッチング動作は、スイッチング期間内でダイナミックに R_{G} を切 り替えずに、単純に $R_{G_{dynamic}} = R_{G_{a}}$ に対して $R_{G_{dynamic}} を R_{G_{b}}$ 増加させたスイッチン グ動作に相当(図 2.19~図 2.21 の fixed R_{G} に相当)する。図 2.23 と図 2.24 の波形取 得においては、 $R_{G1} = R_{G_{a}} = R_{G_{b}} = 30 \Omega$ とし、図 2.10 と図 2.11 の波形取得時と同様 に *IGBT*1 のゲート信号に外部から 0.8 µsec の遅延時間を強制的に与え、スイッチング 動作を行っている。

図 2.23 (a)は、*SW*をターンオン期間内でオン状態固定とし $R_{G_{dynamic}} = R_{G_{a}}$ 固定と した場合のスイッチング波形を示している。この時、 $R_{G1} = R_{G_{dynamic}} = 30$ Ωとなってい るが、外部から与えられた 0.8 µsec の遅延時間差により *IGBT*2 が先にオン状態となる ため、全負荷電流が *IGBT*2 に集中し電流不均一が発生している。図 2.23 (a)で見られ る電流不均一は、並列接続された2つの IGBT 間における遅延時間差による電流不 均一である。

図 2.23 (b)は、*SW*をターンオン期間内でオフ状態固定とし $R_{G_{dynamic}} = R_{G_{a}} + R_{G_{b}}$ 固定とした場合のスイッチング波形を示している。従って、 $R_{G1} = 30 \Omega$, $R_{G_{dynamic}} = 60 \Omega$ となる。 $IGBT_2$ に接続された $R_{G_{dynamic}}$ が 30 Ωから 60 Ωに増加した事により、 $IGBT_2$ の td_{ON} が増加し遅延時間差が減少するため、遅延時間差による電流不均一は大幅 に抑制されている。しかしながら、 $R_{G_{dynamic}}$ が 30 Ωから 60 Ωに増加した事により $IGBT_2$ の dI_{CE}/dt が低下するため、 dI_{CE}/dt 低下による電流不均一が発生している。この結果 は、図 2.10 に示した傾向と同じである。

図 2.23 (c)は、 $R_{G_{dynamic}}$ を用いてターンオン期間内でダイナミックに R_{G} を変化させた場合のスイッチング波形である。SWは、図中に示した点線のタイミング($IGBT_{1}$ のミラー期間の中間辺り)でオフ状態からオン状態に切り替わるように、図 2.16 (a)示したブロック図の"SW タイミング生成部"の R_{f} を調整している。これにより、各 IGBT のゲート抵抗は、SWのオフ状態とオン状態を切り替える前が $R_{G1} = 30 \Omega$, $R_{G_{dynamic}} = 60 \Omega$ であるに対し、切り替え後は $R_{G1} = R_{G_{dynamic}} = 30 \Omega$ と変化している。従って、図 2.23 (c)に示すように、SWのオフ状態とオン状態を切り替える前は、 $R_{G_{dynamic}} = 60 \Omega > R_{G1}$ = 30 Ω となり、 $IGBT_{2}$ の td_{ON} が増加し $IGBT_{1}$ の td_{ON} より大きくなるため、IGBT 間の遅延時間差が減少する。この遅延時間差の減少により、遅延時間差による電流不均一は図 2.23 (b)と同様に抑制されている。その後、SWがオフ状態からオン状態へ切り替わると、図中の点線以降は $R_{G1} = R_{G_{dynamic}} = 30 \Omega$ となるため、 R_{G} 増による dIcE/dt低下が $IGBT_{2}$ で発生させずにスイッチング動作が行われる。従って、図 2.23 (b)で観測された遅延時間差による電流不均一が、大幅に抑制される。

以上のように、R_G_dynamic を用いてターンオン期間内でダイナミックに R_Gを制御する 事により、dIcE/dt の低下に伴う電流不均一を発生させる事なく、Δtdon に伴うターンオ ン時の電流不均一を抑制する事が可能となる。



図 2.23 RG_dynamic テストボードを用いたスイッチング波形測定結果(ターンオン)

図 2.24 (a)は、SWをターンオフ期間内でオン状態固定とし $R_{G_dynamic} = R_{G_a}$ 固定と した場合のスイッチング波形を示している。この時、 $R_{G1} = R_{G_dynamic} = 30 \Omega$ となってい るが、外部から与えられた 0.8 µsec の遅延時間差により $IGBT_2$ が先にオフ状態となる ため、全負荷電流が $IGBT_1$ に集中し電流不均一が発生している。図 2.24 (a)で見ら れる電流不均一は、図 2.23 (a)と同様に並列接続された2つの IGBT 間における遅 延時間差による電流不均一である。

図 2.24 (b)は、*SW*をターンオフ期間内でオフ状態固定とし $R_{G_dynamic} = R_{G_a} + R_{G_b}$ 固定とした場合のスイッチング波形を示している。従って、ターンオン時と同様に R_{G_1} = 30 Ω, $R_{G_dynamic} = 60$ Ωとなる。 $IGBT_2$ に接続された $R_{G_dynamic}$ が 30 Ωから 60 Ωに増加した事により、 $IGBT_2$ の td_{OFF} が増加し遅延時間差が減少するため、遅延時間差による電流不均一は抑制されている。しかしながら、 $R_{G_dynamic}$ が 30 Ωから 60 Ωに増加した事により $IGBT_2$ の dI_{CE}/dt が低下するため、ターンオン時と同様に dI_{CE}/dt 低下による電流不均一が発生している。この結果は、図 2.11 に示した傾向と同じである。

図 2.24 (c)は、 $R_{G_{dynamic}}$ を用いてターンオフ期間内でダイナミックに R_{G} を変化させた場合のスイッチング波形である。SWは、図中に示した点線のタイミング($IGBT_{1}$ のミラー期間の手前)でオフ状態からオン状態に切り替わるように、図 2.16 (a)示したブロック図の"SW タイミング生成部"の R_{f} を調整している。これにより、各 IGBT のゲート抵抗は、SWを切り替える前が $R_{G1} = 30 \Omega$, $R_{G_{dynamic}} = 60 \Omega$ であるに対し、切り替え後は $R_{G1} = R_{G_{dynamic}} = 30 \Omega$ と変化する。従って、図 2.24 (c)に示すように、SWのオフ状態とオン状態を切り替える前は、 $R_{G_{dynamic}} = 60 \Omega > R_{G1} = 30 \Omega$ となり、 $IGBT_{2}$ の tdoFFが増加し $IGBT_{1}$ のtdoFFより大きくなるため、IGBT間の遅延時間差が減少する。この遅延時間差の減少により、ターンオン時と同様に遅延時間差による電流不均一が抑制されている。その後、SWがオフ状態からオン状態へ切り替わると、図中の点線以降は $R_{G1} = R_{G_{dynamic}} = 30 \Omega$ となるため、ターンオン時と同様に R_{G} 増による dI_{CE}/dt 低下を $IGBT_{2}$ で発生させずにスイッチング動作が行われる。従って、図 2.24 (b)で観測された dI_{CE}/dt 低下による電流不均一を発生させる事なくスイッチング動作が行われ、結果として、図 2.24 (a)で観測された遅延時間差による電流不均一が、大幅に抑制される。

以上のように、R_G_dynamic を用いてターンオフ期間内でダイナミックに R_Gを制御する 事により、dIcE/dtの低下に伴う電流不均一を発生させる事なく、ΔtdoFF に伴うターンオ フ時の電流不均一も抑制する事が可能となる。

表 2.1 に、図 2.23 (a), (c)と図 2.24 (a), (c)から求めた、スイッチング期間内の最大 電流不均一と平均電流不均一および *R*_G_{dynamic} による電流不均一の抑制率をまとめ た。電流不均一は、センス電圧波形から電流値に換算し表記している。また、最大電 流不均一は、ターンオン期間およびターンオフ期間内の各期間で最大となる電流不 均一量を、平均電流不均一は各期間における電流不均一の平均値をそれぞれ示し ている。表に示すように、本測定においては *R*_G_{dynamic}の適用により、最大電流不均一 *i*ターンオン期間で 71 %、ターンオフ期間で 74 %の抑制率であり、平均電流不均一 はターンオン期間で 74 %、ターンオフ期間で 65 %の抑制率である事が分る。 *R*_G_{dynamic}の適用により、並列接続された IGBT 間においてスイッチング期間内に発生 する電流不均一を大幅に抑制可能であると言える。



図 2.24 RG_dynamic テストボードを用いたスイッチング波形測定結果(ターンオフ)

スイッチング期間の電流不均一		R _{G_dynamic}		t们牛II 较
		無し	有り	ንካት መባረትሯ
最大電流不均一	ターンオン時	Δ21.92(A)	Δ6.39(A)	71%
	ターンオフ時	Δ42.98(A)	Δ9.98(A)	77%
平均電流不均一	ターンオン時	Δ10.29(A)	Δ2.67(A)	74%
	ターンオフ時	Δ19.11(A)	Δ6.74(A)	65%

表 2.1 スイッチング期間の最大電流不均一と平均電流不均一

2.3 まとめ

並列接続された IGBT のスイッチング時において、スイッチング期間内に発生する 電流不均一の抑制方法の1つが、RG による遅延時間制御方法である。本章では、RG による遅延時間制御の問題点を実機評価により確認し、その対策方法としてスイッチ ング期間内で RGを変化させるダイナミック RG 制御方法を提案した。また、スイッチン グ期間内でダイナミックに抵抗値が可変となる RG_dynamic および RG_dynamic テストボード を作成し、テストボードを用いた RG dynamic の動作および効果検証を実施した。

スイッチング期間内でダイナミックに抵抗値が可変となる RG_dynamic を用いて、tdonの区間の RGを増加させ、tdon以降の dIce/dt および dVce/dt の区間の RGを初期の RG に戻す(減少させる)事により、dIce/dt および dVce/dt を低下させる事なく tdonのみを制御する事が可能となる。それにより、スイッチング損失を増加させる事なく、更には dIce/dt の低下による電流不均一を発生させる事なく、ターンオン期間内に発生する電流不均一を抑制できる事を実機検証にて示した。ターンオフ期間内に発生する 電流不均一に関しても同様に、RG_dynamic を用いて、tdoFF の区間の RG を増加させ、tdoFF 以降の dIce/dt および dVce/dt の区間の RG を初期の RG に戻す(減少させる)事 により、スイッチング損失の増加および dIce/dt の低下による電流不均一を発生させる

本章における実機検証においては、RGを切り替えるタイミングや RGをどの程度増加させるかは、その都度測定者が測定しながら最適化する、いわゆる開ループ制御の状態で行っている。しかし、RGを切り替えるタイミングやどの程度増加させるかは、 tdonもしくはtdoFFで決まり、tdonおよびtdoFFは動作条件や動作温度に依って変化する。従って、実際のアプリケーションに適用するには、動作条件や動作温度に依って RGの切り替えタイミングや最適な RG 値を自動で計算し制御を行う、閉ループ制御の 実現が必要であり、閉ループ制御機能を集積した回路(IC)の実現も必要不可欠とな る。また、実機検証で用いた $R_{G_dynamic}$ は $R_{G_a} \ge R_{G_a} + R_{G_b}$ の2 値でのみの制御となるが、上述したように最適な R_G 値は動作条件や動作温度に依って異なり、複数の抵抗値での制御が求められるため、複数の抵抗値に対応した $R_{G_dynamic}$ の実現も必要となる。

次章では、複数の抵抗値に対応した R_{G_dynamic} を実現する方法と試作回路による 動作検証と、電流不均一を抑制するための閉ループ制御の実現およびゲート駆動 IC への集積について述べる。また、試作した駆動 IC を IGBT モジュールに組み込ん だサンプルを用いた、閉ループ電流不均一抑制制御の動作検証についても述べる。

参考文献

- [21] M. Sasaki, W.T. Ng and H. Nishio, "Dynamic gate resistance control for current balancing in parallel connected IGBTs", Applied Power Electronics Conference and Exposition, 2013, pp. 244-249
- [22] M. Sasaki and K. Yano, "Turn on/off delay time control for current balancing in parallel connected IGBTs without increasing switching loss", IEEJ Journal of Industry Applications, vol. 11, no. 1, 2022, pp.187-188
- [23] B. Jayant Baliga, "Fundamentals of power semiconductor devices second edition", Raleigh, NC, USA: Springer Science, 2018
- [24] Y. Onozawa, M. Otsuki and Y. Seki, "Great improvement in turn-on power dissipation of IGBTs with an extra gate charging function", International Symposium on Power Semiconductor Devices and ICs, 2005, pp.207-210
- [25] Y. Onozawa, M. Otsuki and Y. Seki, "Investigation of carrier streaming effect for the low spike fast IGBT turn-off", International Symposium on Power Semiconductor Devices and ICs, 2006, pp. 173-176

第 3 章

並列接続された IGBT 間の電流不均一を抑制す るための閉ループ制御の実現および IC 化手法 第2章では、スイッチング期間内において最適なタイミングにてダイナミックに RGを 変化させる事により、スイッチング損失の増加および dlce/dt 低下による電流不均一の 発生を引き起こす事無く、遅延時間差による電流不均一を抑制できる事を実機検証 にて示した。しかし、RGを切り替えるタイミングおよびどの程度増加させるかは、tdonも しくは tdoFFで決まり、tdonおよび tdoFF は動作条件や動作温度に依って変化する。従 って、実際のアプリケーションに適用するには、動作条件や動作温度、並列化した 個々のチップの電気的特性の差に依って RG の切り替えタイミングや最適な RG 値を 自動で計算し制御を行う、閉ループ制御の実現が必要であり、閉ループ制御機能を 集積した回路(IC)の実現も必要不可欠となる事を述べた。

本章では、閉ループ制御の実現手法、閉ループ制御機能を集積した回路(IC)の 実現手法および閉ループ制御機能を集積したゲート駆動 IC の試作について述べ、 試作した駆動 IC を IGBT モジュールに組み込んだサンプルを用いた閉ループ電流 不均一抑制制御の動作検証についても述べる。

3.1 RG_dynamic の多値化および IC 化手法

(1)セグメント型出力段による可変出力抵抗

図 3.1 に、一般的なゲート周辺の回路構成およびゲートドライバを等価回路化して 表した回路図を示す。一般的なゲート周辺回路は、図 3.1 (a)に示すようにゲートドライ バと IGBT のゲート端子間にゲート抵抗 (*R*_G)を挿入する構成となっており、*R*_G 値を調 整する事で IGBT のスイッチング特性を調整している。第2章で提案した *R*_G_dynamicも、 ゲートドライバと IGBT のゲート端子間の *R*_G を可変とする考え方であり、一般的な回 路構成を踏襲した構成である。しかし、*R*_G_dynamic</sub> は図 2.15 で示すように、2 値の抵抗 を実現するために、2つの抵抗と1つのスイッチ素子を必要としており、多値化するた めには多くの抵抗と多くのスイッチ素子を用いなければならない。ディスクリート部品 にて *R*_G_dynamic</sub> を構成した場合、部品点数が非常に多くなり、更には部品を実装する PCB における *R*_G_dynamic</sub> の専有面積も非常に大きくなり、可スト増の要因となる。それ 故、ゲートドライバと IGBT のゲート端子間の *R*_G を可変とする考え方をベースとした多 値化は現実的ではない。そこで、ゲートドライバと IGBT のゲート端子間の *R*_G 以外で 遅延時間を制御可能で、且つ部品点数増および PCB における *R*_G_dynamic</sub> の専有面 積増とならない手法について検討を行った。

図 3.1 (b)は、図 3.1 (a)のゲートドライバ部(出力段)を等価回路で示した図である。 図 3.1 (b)は電流駆動型のゲートドライバの出力段の等価回路を示しているが、ゲート ドライバの出力段は定電流源と、出力段を構成しているトランジスタの出力抵抗 (*R*our_H, *R*our_L)で構成される。従って、IGBT のスイッチング特性は、厳密にはトラン ジスタの出力抵抗(*R*our_H, *R*our_L)とゲート抵抗(*R*_G)を介して行われるゲート・エミッタ 間容量(*C*_{GE})とゲート・コレクタ間容量(*C*_{GC})の充放電に強く依存する事となり、*R*our_H, R_{OUT_L} を制御する事は R_G を制御する事と等価である事が分る。それ故、 $R_{G_dynamic}$ と同様に R_{OUT_H} および R_{OUT_L} をスイッチング期間内にダイナミックに変える事で、 $R_{G_dynamic}$ と同様な遅延時間制御が可能となると考えられる。また、 R_{OUT_H} および R_{OUT_L} は、ゲートドライバの出力段における出力抵抗であり、出力段のドライバ IC へ の集積は容易 (CMOS プロセスを用いてドライバ IC を設計した場合、出力段を MOS-FET で構成する事でドライバ IC へ集積可能)である事から、 $R_{G_dynamic}$ と同等の機能 の IC 化も容易に実現できると考えられる。



図 3.1 一般的なゲート周辺の回路構成と等価回路図(IGBT)

RG_dynamic と同様に、スイッチング期間内にダイナミックにゲートドライバの出力抵抗 (Rout_H および Rout_L)を変更可能にするのが、本研究で提案するダイナミック可変 出力抵抗(Rout_dynamic)である^[26]。Rout_dynamicは、セグメント型出力段技術^[27]をベース に構成した可変出力抵抗であり、図 3.2 にセグメント型出力段をベースとした Rout_dynamicの概略図を示す。セグメント型出力段は、異なる出力抵抗を有する複数の 出力段(セグメント出力段)を並列に接続した構成となっており、動作させるセグメント 出力段の組合せを変更する事により、出力段全体の出力抵抗を変える事ができる。 Rout_dynamic は、図 3.2 に示すように、各セグメント出力段がイネーブル端子を持ち、外 部からイネーブル信号を用いて各セグメント出力段の enable/disable を制御可能であ り、enable/disable をスイッチング期間内にダイナミックに制御する事で、スイッチング 期間内にダイナミックに Rout_H および Rout_Lを変更可能とする。また、図 3.2 に示す ように、セグメント数 N の各セグメント出力段における出力抵抗を、2 進の重み付けさ れた抵抗とした場合、2^N-1 通りの Rout_H および Rout_Lが実現可能となり、多値化も実 現可能となる。

出力段をMOSFETで構成した場合、線形領域におけるドレイン・ソース間電流は、 (3.1)式となる。

$$I_{DS} = \frac{W}{L} \mu C_{OX} \left[(V_{GS} - V_{TH}) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right] \qquad \cdots (3.1)$$

ここで、Wはチャネル幅、Lはチャネル長、µは移動度、Coxは酸化膜容量、VGsは ゲート・ソース間電圧、VDsはドレイン・ソース間電圧、VTHはしきい値電圧である。

(3.1)式より、線形領域におけるオン抵抗(Ron)すなわち出力抵抗は、(3.2)式で表 す事ができる。

$$R_{ON} = \frac{1}{dI_{DS}/dV} = \frac{1}{\frac{W}{L}\mu C_{OX}(V_{GS} - V_{TH})}$$
 (3.2)

(3.2)式より、各出力段セグメントの出力抵抗は、出力段を構成している MOS-FET の W/L 比で調整する事が可能であり、W/L 比の異なる複数の MOS-FET をドライバ IC 内に配置する事で、セグメント型出力段を IC 内で実現する事ができる。



図 3.2 セグメント型出力段をベースとした Rout_dynamic の概略図

(2)ダイナミック可変出力抵抗(R_{OUT_dynamic})の試作

提案した Rout_dynamic の動作および効果を検証するため、Rout_dynamic の試作を行った。図 3.3 に、試作した Rout_dynamic の構成図を示す。セグメント型出力段としては、セグメント数が 8 セグメントの構成となっており、出力段のハイサイド(HS)側は、Pch MOS-FET を8素子並列に接続した構成としており、ローサイド(LS)側は、Nch MOS-

FET を8素子並列に接続された構成としている。また、ハイサイドのPch MOS-FET と ローサイドのNch MOS-FET には、それぞれプリドライバが接続されており、各 MOS-FET は、プリドライバを介して駆動される構成である。ハイサイドおよびローサイドの各 プリドライバには、イネーブル端子(EN)を設けており、外部からの制御信号により enable/disable が制御可能なプリドライバの構成としている。これにより、プリドライバの enable/disable を制御する事で、出力段の Rour の制御が可能となる。また、試作した Rour_dynamic は図 3.3 に示すように、ハイサイド側とローサイド側を分離し、各 MOS-FET にプリドライバを個別に接続した構成としているため、ハイサイドとローサイドのプリドラ イバの enable/disable を個別に制御する事で、ターンオン時の Rour とターンオフ時の Rour を異なる抵抗値に設定する事も可能となる。EN 端子に入力されるイネーブル信 号(EnH_0 ~ EnH_8, EnL_0 ~ EnL_8)は、外部から入力する 4bit の制御信号(EnHs<3:0>, EnLs<3:0>)を制御回路にてデコードして生成する。また、イネーブル信号にて出力段 を disable とする期間は、外部信号 HScon, LScon にて設定を行う。



図 3.3 試作した ROUT_dynamic の構成図

図 3.4 に、ハイサイドおよびローサイドのプリドライバの構成図とタイミングチャートを それぞれ示す。図 3.4 (b)に示すように、ローサイドのプリドライバはゲート信号を反転 した信号とローサイドのイネーブル信号(*EnL_n*)との NAND の構成となっている。一方、 ハイサイドのプリドライバは図 3.4 (a)に示すように、ゲート信号を反転した信号とハイサ イドのイネーブル信号(*EnH_n*)との NOR 後に、プリドライバの Pch MOS とセグメント型 出力段の Pch MOS-FET がカレントミラー接続となる構成とした。ハイサイドの出力部 をカレントミラー構成とした理由は、制御回路部の電源電圧である *V*_{DD}(=3.3 V)とセグ メント型出力段の電源電圧 *V*_{GDU}(=15 V)が異なるため、プリドライバで用いた Pch MOS のゲートに耐圧以上の電圧が印可されるのを避けるためである。





(a) ハイサイド・プリドライバ





(c) プリドライバのタイミングチャート

図 3.4 ハイサイドおよびローサイドのプリドライバの構成図とタイミングチャート

図 3.4 (c)はタイミングチャートである。ハイサイドのプリドライバでは、ゲート信号 が"High"レベルに変化した後も、 EnH_n が"High"の期間は OUTHs が VGDU となり、 EnH_n が"Low"に変化すると VGDU-VFとなる。従って、 EnH_n が"High"の期間はプリドラ イバが接続された Pch MOS FET はオフ状態を維持し、 EnH_n が"Low"に変化する事 により Pch MOS FET はオン状態となる事となり、 EnH_n の High/Low で enable/disable が制御でき、セグメント出力段のハイサイド側の Rout が制御できる事が分る。一方、ロ ーサイドのプリドライバでは、ゲート信号が"Low"レベルに変化した後も、 EnL_n が"Low"の期間は OUTLs が GND レベルとなり、 EnL_n が"High"に変化すると VDD とな る。従って、 EnL_n が"Low"の期間はプリドライバが接続された Nch MOS FET はオフ 状態を維持し、 EnL_n が"High"に変化する事により Nch MOS FET はオフ 状態を維持し、 EnL_n が"High"に変化する事により Nch MOS FET はオフ 状態を維持し、 EnL_n が"High"に変化する事により、 $RG_{dynamic}$ と同様の 遅延時間制御が可能となる。

図 3.5 に、試作した $R_{OUT_dynamic}$ における各セグメント出力段の出力抵抗(設計値) を、図 3.6 にセグメント出力段の組合せに対する $R_{OUT_dynamic}$ の抵抗値をそれぞれ示 す。図 3.5 に示すように、各セグメント出力段の R_{OUT} をそれぞれ 5 Ω, 10 Ω, 30 Ω, 55 Ω, 60 Ω, 65 Ω, 70 Ω, 75 Ω, 150 Ωとして設計を行った。設計においては、MOS-FET の チャネル長は最小値で固定とし、チャネル幅を用いて R_{OUT} の調整を行っている。今 回試作した $R_{OUT_dynamic}$ は、enable とするセグメント出力段の組合せを、図 3.6 に示す ように切り替える事より、 $R_{OUT_dynamic}$ を 2.5 Ωおよび 5 Ωから 75 Ωを 5 Ω刻みで変更す る事が可能とした。これにより、ゲート容量が 20 nF の IGBT の遅延時間を、 50nsec~1.5µsec 間で調整可能となる。

図 3.6 には、試作した *R*_{OUT_dynamic} のレイアウト写真を示している。試作は、TSMC の 0.18µm BCD プロセスを用いて行い、エリア面積は 750 µm×520 µm となった。



図 3.5 各セグメント出力段における Rour の設計値
R _{OUT_dynamic}	組合せ	R _{OUT_dynamic}	組合せ	R OUT_dynamic	組合せ
75Ω	75Ω 	50Ω	1500 	25Ω	1500 300 W
70Ω	70Ω M	45Ω	1500 	20Ω	1500 750 700 650 650
65Ω	65Ω M	40Ω	1500 	15Ω	150Ω 75Ω 70Ω 70Ω 65Ω 30Ω 30Ω
60Ω	600 	35Ω	75Ω 	10Ω	1500 750 700 700 650 600 300 300
55Ω	55Ω M	30Ω	300 	5Ω	1500 750 700 700 600 600 300 100
				2.5Ω	1500 750 700 700 700 600 600 800 100 100 700 600 700 800 700 700 800

図 3.5 各セグメント出力段の組合せに対する Rout_dynamic



図 3.6 試作した Rout_dynamic のレイアウト写真

(3) 試作したダイナミック可変出力抵抗(R_{OUT_dynamic})の動作検証

試作した *R*_{OUT_dynamic}の動作検証および *R*_{OUT_dynamic}を用いて単独および並列接続 した IGBT を駆動した場合の効果検証を行った。

図 3.7 に、*En*_{HS}<3:0>, *En*_{LS}<3:0>に対する *R*_{OUT_dynamic} の出力抵抗変化の測定結 果を示す。図 3.7 に示すように、ハイサイドおよびローサイド共に、*En*_{HS}<3:0>および *En*_{LS}<3:0>に応じて *R*_{OUT} がリニアに変化しており、ハイサイド側は 3.5 Ω~86 Ωで変化 しローサイド側は 3.5 Ω~72 Ωで変化している。前述したように、*En*_{HS}<3:0>および *En*_{LS}<3:0>信号は、制御回路で 8bit のイネーブル信号 (*En*_{H_0} ~ *En*_{H_8}, *En*_{L_0} ~ *En*_{L_8}) にデコードされ、*En*_{H_0} ~ *En*_{H_8}, *En*_{L_0} ~ *En*_{L_8} に応じて出力段の組合せが決まり、図 3.5 に示すように、その組み合わせに対応した *R*_{OUT_dynamic} の出力抵抗をひこアに変化さ せる事が可能である事が確認できる。



図 3.7 試作した ROUT_dynamic の出力抵抗の EnHS, EnLS 依存

次に、 $Rout_dynamic$ の過渡特性の評価を実施した。測定回路と測定結果を図 3.8 に 示す。図 3.8 (a)に示すように、20 nF の容量負荷を接続した $Rout_dynamic$ にパルス波形 を入力し、パルス波形に対する出力波形の $En_{HS}<3:0>$, $En_{LS}<3:0>$ 依存性をオシロス コープで測定している。図 3.8 (b)の上段が入力波形で、下段が入力波形に対する出 力波形である。0 V→3.3 V 振幅の入力波形に対して、0 V→15 V 振幅の出力波形と なっている。また、 $En_{HS}<3:0>$ および $En_{LS}<3:0>$ を小さな値とする程、出力波形の立ち 上がり時の dV/dt および立ち上がり時の dV/dt が減少している。図 3.7 より、 $En_{HS}<3:0>$ および $En_{LS}<3:0>$ を小さな値とする程 $Rout_dynamic$ の出力抵抗は増加するため、図 3.8 (b)の dV/dt の減少は、出力抵抗の増加によるものと考えられる。 $Rout_dynamic$ のハイサ イド側とローサイド側の出力抵抗が共に最大 (86 Ω , 72 Ω)となる $En_{HS}<3:0>$ および $En_{LS}<3:0>$ とした場合の測定波形 (図中では赤ラインで表示)から、区間 I および区間 IV の期間は約 1.5 μsec となっており、設計の狙いである「ゲート容量が 20nF の IGBT の遅延時間を~1.5 μsec で調整可能とする」が実現できている事が分る。



図 3.8 試作した Rout_dynamic の過渡特性の評価①

更に過渡特性の評価として、HSconおよびLScon信号を用いて、立上がり時および 立下り時の dV/dt の期間内で Rour_dynamic の出力抵抗を変化させた場合の動作検証 を実施した。測定回路および測定結果を、図 3.9 (a)および(b)にそれぞれ示す。図 3.8 の測定と同様に 20nF の容量負荷を接続した Rour_dynamic にパルス波形を入力し、パ ルス波形に対する出力波形をオシロスコープで測定しているが、本測定では図 3.9 (a)に示すように HSconおよび LScon信号を Rour_dynamic に入力し、過渡期間内におけ る Rour の制御について測定している。図 3.9 (b)に測定結果を示す。上段が入力波 形、中段が HSconおよび LScon信号をそれぞれ示しており、下段が出力波形である。 ハイサイド側の出力抵抗は、HScon が"High"の期間増加し"Low"の期間は減少する 設定とし、一方ローサイド側の出力抵抗は、LScon が"High"の期間減少し"Low"の期間は増加する設定とし、入力されたパルス波形に対する出力波形を測定している。図 3.9 (b)の測定波形において、立上り時は HScon が"High"の期間は低 dV/dt であるが、 HScon が"Low"となった後は高 dV/dt に変化している。また、HScon が"High"から"Low" に変化するタイミングをシフトさせると、それに応じて dV/dt が変化するタイミングもシフ トしている事から、HScon 信号によって Rour を変化させるタイミングが制御できている 事が分る。立下り時も同様に、LScon が"Low"から"High"となるタイミングで dV/dt が変 化し、"Low"から"High"となるタイミングをシフトさせると、dV/dt が変化するタイミングも シフトしており、LScon 信号によって Rour を変化させるタイミングが制御できている事



(b) 測定結果

図 3.9 試作した Rout_dynamic の過渡特性の評価②

(3)ダイナミック可変出力抵抗(Rour_dynamic)による遅延時間制御

以上のように、試作した Rour_dynamic は、セグメント出力の組合せを外部信号で切り 替える事によって、出力抵抗を制御する事が可能であり、同じく外部信号(HScon, LScon)により出力抵抗を切り替えるタイミングを変化させる事により、RG_dynamic と同様 な遅延時間制御が実現できる事が確認された。

次に、実際に Rour_dynamic を用いて IGBT を駆動し、Rour_dynamic による遅延時間制 御および電流不均一抑制効果について検証を行った。測定は、R_G_dynamic の遅延時 間制御を確認した時と同様に、図 2.8 に示したスイッチング波形測定回路に Rour_dynamic を接続して実現しており、図 3.10 にスイッチング測定回路を示す。並列接 続された2つの IGBT のそれぞれに Rour_dynamic を接続している。



図 3.10 Rout_dynamic を接続したスイッチング測定回路

図 3.10 に示した測定回路を用いて、Rour_dynamic による遅延時間制御の評価を行った。遅延時間制御の評価では、測定回路上の Rour_dynamic1 および IGBT1 のみを用いてスイッチング波形を取得している。取得したスイッチング波形を、図 3.11 に示す。 図 3.11 (a)は、HSconおよび LScon信号によるタイミング制御を行わず、スイッチングの全ての期間に渡って同一の Rour でスイッチングを行った場合の波形である。図に示すように、Rourの増加に伴い tdonおよび tdoFF が増加するのと同時に dIc/dt が低下している。一方、3.11 (b)には、HSconおよび LScon信号によるタイミング制御を行い、ターンオン期間およびターンオフ期間内でダイナミックに Rour を変化させた場合の波形を示している。Rourの増加に伴い tdon および tdoFF が増加は観測されるが、dIce/dt の低下は観測されておらず、RG_dynamic と同様に dIce/dt を低下させる事なく tdon および tdoFF のみ制御できている事が分る。







(b) HS_{CON}, LS_{CON} によるタイミング制御有り

図 3.11 単独の IGBT のスイッチング波形の Rout 依存

ROUT_dynamic により、ターンオン期間およびターンオフ期間内でダイナミックに Rout を変化させる事で、RG_dynamic 同様に dIce/dt を低下させる事なく tdon および tdopf のみ 増加させる遅延時間制御ができる事が確認できた。そこで、並列接続された IGBT 間 における Rout_dynamic による電流不均一抑制効果についても評価を行った。電流不均 一抑制効果の評価においては、図 3.10 に示すように並列接続された IGBT1 および IGBT2 に Rout_dynamic1 と Rout_dynamic2 を接続した回路にて、 RG_dynamic にける電流不均 一抑制効果の検証と同様に、IGBT1 のゲート信号に外部から強制的に遅延時間を与 え、電流不均一を発生させている。本測定において外部から与えた遅延時間は 1.0 µsec とした。

図 3.12 に測定した波形を示す。図 3.12 (a)がターンオン時の波形を、図 3.12 (b)が ターンオフ時の波形をそれぞれ示しており、上段には VGE 波形および入力した HScon, LScon波形を、下段にはセンス電圧波形を示してある。また、図 3.12(a)に示すように、 外部から与えられた 1.0 µsec の遅延時間差により IGBT2 が先にオン状態となるため、 全負荷電流が IGBT2 に集中し電流不均一が発生(左側の Vsense グラフの赤太線と黒 太線の波形)している。Rour dynamic2 の出力抵抗を徐々に増加させる事により、IGBT2 の tdon が増加し IGBT 間の Δtdon が減少するため、電流不均一も徐々に抑制される。 更に IGBT2の tdon が増加し、図の右側に示すように Δtdon が最小となると、電流不均 ーも最小に抑制されている。この時、HScon の"High"期間は、IGBT2 のミラー期間の 始まりとIGBT」のミラー期間の始まりが一致するようなタイミングとなっている事が分る。 一方、ターンオフ時においては図 3.12 (b)に示すように、外部から与えられた 1.0 µsec の遅延時間差により IGBT2 が先にオフ状態となるため、全負荷電流が IGBT1 に集中 し電流不均一が発生(左側の Vsense グラフの赤太線と黒太線の波形)している。ターン オン時と同様に、Rout dynamic2の出力抵抗を徐々に増加させる事により、IGBT2の tdoff が増加し IGBT 間の Δtdoff が減少するため、電流不均一も徐々に抑制される。 更に IGBT2 の tdoff が増加し、図の右側に示すように Δtdoff が最小となると、電流不 均一も最小に抑制されている。この時、LSconの"Low"期間は、IGBT2のミラー期間の 始まりとIGBT1のミラー期間の始まりが一致するようなタイミングとなっている事が分る。 本測定において、Rgの代わりに Rourをスイッチング期間内でダイナミックに変化させ る事により、RG dynamic と同様に dIcE/dt を低下させる事なく tdon および tdoFF のみ制御 する事が可能であり、結果としてスイッチング損失の増加および dIce/dt の低下による 電流不均一を発生させる事なく、遅延時間差による電流不均一を抑制できる事が確 認できた。

以上のように、セグメント型出力段技術をベースとした Rour_dynamic を用いる事で、 遅延時間差による電流不均一の抑制が可能となる。Rour_dynamic は、複数のセグメント 出力段の出力抵抗を利用し、その組み合わせで抵抗値を制御するため、セグメント数 を増やす事で多値化が容易であり、セグメント出力段を MOSFET で実現する事で W/L 比で抵抗値が容易に調整でき CMOS プロセスにて IC 化も容易となる。また、出 力段の組合せはディジタル信号で設定できるため、ディジタル回路との相性も良い。 従って、電流不均一のための遅延時間制御機能を集積した回路(IC)の実現におい て、Rour dynamic は最適な方法であると言える。



(a) ターンオン時 (左側は Rout 増加中、右側は Rout 増加後の波形)



(左側は Rout 増加中、右側は Rout 増加後の波形)

図 3.12 ROUT_dynamic による電流不均一抑制効果

3.2 並列接続された IGBT 間の電流不均一を抑制するための閉ループ 制御

3.1 項では、セグメント型出力段技術を応用したダイナミック可変出力抵抗 (Rour_dynamic)を提案し、ゲートドライバの出力抵抗(Rour)をスイッチング期間内でダ イナミックに変化させる事により、RG_dynamicと同様に dIcE/dt を低下させる事なく tdon お よび tdoFF のみを制御可能である事を確認し、更にはスイッチング損失の増加および dIcE/dt の低下による電流不均一を発生させる事なく、遅延時間差による電流不均一 を抑制できる事を確認した。また、提案した Rour_dynamic は、複数のセグメント出力段の 出力抵抗を利用し、その組み合わせで出力抵抗値を制御するため、セグメント数を増 やす事で多値化が容易であり、セグメント出力段を MOSFET で実現する事で CMOS プロセスにて IC 化も容易となる事、更には、ディジタル回路と相性が良い事も確認で きた。結果として、遅延時間制御機能を集積した回路(IC)の実現において、RG_dynamic は最適な方法であると考える。

本項では、閉ループでの遅延時間制御にて電流不均一抑制を行う制御方法や基本構成について述べる。

(1) 閉ループでの遅延時間制御による電流不均一抑制方法

閉ループでの電流不均一抑制のための遅延時間制御方法について、図 3.13を用いて説明する。図 3.13 (a)は、異なる tdon および tdoFF を持つ2つの IGBT (IGBT1, IGBT2)を並列に接続した場合の構成図で、図 3.13 (b)は電流不均一を抑制するための遅延時間制御行う前と制御を行った後のスイッチング波形のイメージ図をそれぞれ示している。図 3.13 (a)に示すように、IGBT1 および IGBT2 における tdon(tdon1, tdon2) および tdoFF (tdoFF1, tdoFF2)は、

 $td_{ON1} > td_{ON2}, td_{OFF1} > td_{OFF2}$

の関係であるため、図 3.13 (b)左側の制御前のスイッチング波形のイメージ図に示す ように、ターンオン時は IGBT₂ の方が先にオン状態となる。従って、全負荷電流は IGBT₂に集中して流れ、IGBT₁と IGBT₂の間には大きな電流不均一が発生する。この 電流不均一状態は、IGBT₁がオン状態となり IGBT₁と IGBT₂ で負荷電流が分配され る状態となるまで継続され、IGBT₂ がオン状態となってから遅延時間差(Δtdon)後に IGBT₁ がオン状態となると、電流不均一状態は解消される。一方、ターンオフ時は IGBT₂ の方が先にオフ状態となる。従って、全負荷電流は IGBT₁ に集中して流れ、 IGBT₁と IGBT₂の間には大きな電流不均一が発生する。この電流不均一状態は、



(a) 並列接続された IGBT の構成図



(b) 遅延時間制御行う前と制御を行った後のスイッチング波形のイメージ図

図 3.13 電流不均一を抑制するための遅延時間制御の様子

 $IGBT_1$ がオフ状態となるまで継続され、 $IGBT_2$ がオフ状態となってから遅延時間差 (Δtd_{OFF})後に $IGBT_1$ がオフ状態となると、電流不均一状態は解消される。

以上のように、スイッチング期間内に発生する電流不均一は、遅延時間差の期間 (図中の Δtdon の期間および Δtdorf の期間)に発生する電流不均一であり、図 3.13 (b)右側の制御後のスイッチング波形のイメージ図に示すように、先にオン状態もしく はオフ状態となっている IGBT の tdonもしくは tdoFFを増大させ、IGBT 間の遅延時間 差を"ゼロ"とする事で電流不均一の発生を抑制可能となる。従って、閉ループでの電 流不均一抑制のための遅延時間制御としては、

- ① スイッチング動作における IGBT 間の Δtdon および ΔtdoFF を検出
- ②検出した Δtdon および ΔtdoFF を制御回路へフィードバック
- ③ 制御回路では、Δtdon = 0, ΔtdoFF = 0 の場合は Rout_dynamic の Rout を維持し、 Δtdon ≠ 0, ΔtdoFF ≠ 0 の場合は IGBT 間の Δtdon および ΔtdoFF が減少するように 先にオン状態もしくはオフ状態となっている IGBT のゲートに接続された Rout_dynamic の Routを増加
- ④変更された Rour もしくは維持された Rour にて次のスイッチング動作

と、①~④をスイッチング毎に繰り返し行い、 $\Delta t d_{ON} = \Delta t d_{OFF} = 0$ となったスイッチングのタイミングで電流不均一が最小となる。

(2) 遅延時間差(*Δtd*_{ON}, *Δtd*_{OFF})の検出

電流不均一抑制のための閉ループ遅延時間制御の実現には、 Δtd_{ON} および Δtd_{OFF} の検出が不可欠となる。しかしながら、 Δtd_{ON} および Δtd_{OFF} は並列接続された IGBT 間における td_{ON} の差もしくは td_{OFF} の差であり、電流センサもしくは電圧センサ 等で直接検出できる特性値ではないため、電流センサや電圧センサで検出可能な特 性値を用いて Δtd_{ON} および Δtd_{OFF} を算出する手法の確立が必要となる。

上記のように、Δtdon および Δtdoff は並列接続された IGBT 間の tdon の差および tdoff の差であるため、各 IGBT の tdon および tdoff を取得し、取得した tdon および tdoff の差分を計算する事により、 *Δtdon* および *Δtdoff* は算出できる。 そのため、 *Δtdon* および Δtdoff の算出には各 IGBT の tdon および tdoff の取得が必要となる。本研究 において、tdoxはゲート信号が立ち上がってからIcEが流れ始めるまでの時間であり、 tdoFF はゲート信号が立ち下がってから IcE が減少し始めるまでの時間であるため、ゲ ート信号が立ち上がるタイミングおよび立ち下がるタイミングと、Iceが流れ始めるタイミ ングおよび減少し始めるタイミングを検出する事により、tdon および tdoFF の抽出は可 能なる。ゲート信号は外部から入力されるパルス信号であるため、ゲート信号の立ち 上がりおよび立ち下がりタイミングの検出は、立ち上がりエッジおよび立ち下がりエッ ジを検出する事で容易に実現できる。それ故、Ice 波形から Ice が流れ始めるタイミン グおよび減少し始めるタイミングが検出できれば、tdon および tdoFF の取得も可能とな る。図 3.14 に示すように、電流センサで検出した Ice 波形を、センス抵抗にて電圧波 形(Vs)に変換し、比較器(コンパレータ)を用いて比較用電圧(VREF)と比較する事に より、Ice 波形を Vs=VREF となるタイミングで立ち上がるあるいは立ち下がるパルス波形 (IP)に変換する事ができる(ターンオン時の VREF は、電流が流れ始める前の電圧レ ベルよりも少し高い電圧レベルに、ターンオフ時の VREF は、電流が減少し始める前の

電圧レベルよりも少し低い電圧レベルに設定する)。パルス波形に変換できれば、Ice が流れ始めるタイミングおよび減少し始めるタイミングの検出は、ゲート信号と同様に IP 波形の立ち上がりエッジおよび立ち下がりエッジを検出する事により実現できる。

以上のように、ICE 波形を電流パルス波形に変換する事で、ゲート信号と電流パルス信号から tdon および tdoFF の取得が可能となる。また、コンパレータを用いて ICE 波形を電流パルス信号に変換する事により、電流情報の制御回路への入力が容易となるため、コンパレータにて電流パルス信号に変換しする方法は、遅延時間制御機能を集積したゲート駆動 IC の実現に適した方法となる。



図 3.14 ICE 波形をパルス波形に変換する様子

上述したように、 I_{CE} 波形を電流パルス波形に変換する事で、ゲート信号と電流パルス信号から td_{ON} および td_{OFF} の取得は可能であるが、 Δtd_{ON} および Δtd_{OFF} は IGBT 間における td_{ON} 差および td_{OFF} 差であるため、算出には両 IGBT の td_{ON} および td_{OFF} を取得している必要がある。電流不均一抑制を実現するためには、図 3.13 (a)に示すように各 IGBT に遅延時間制御回路が集積されたゲート駆動部 (GDU) が接続され、各 IGBT の遅延時間を独立して制御する構成となるため、 Δtd_{ON} および Δtd_{OFF} を算出するためには、 td_{ON} および td_{OFF} を各制御回路間で共有しなくてはならない。

tdon および tdoFFを共有する方法としては、電流センサで検出した電流情報を制御回路間で共有し、共有した電流情報からそれぞれの制御回路にて両 IGBT の tdon および tdoFF を取得する方法と、各制御回路において電流センサで検出した電流情報から tdon および tdoFF を取得し、取得した tdon および tdoFF を制御回路間で共有する方法の2つが想定される。

図 3.15 (a)に電流情報を共有する場合の構成を、図 3.15 (b)に遅延時間情報を共 有する場合の構成をそれぞれ示す。電流情報を共有するためには、図 3.15 (a)に示 すように各 IGBT の電流を電流センサで検出し、検出した全ての電流情報を各制御 回路へ入力(図 3.15 (a)では、制御回路1と制御回路2のそれぞれに IGBT1と IGBT2 の両方の電流情報を入力)する。制御回路は、入力された全ての電流情報から遅延 時間および遅延時間差を算出する。一方、遅延時間情報を共有する場合は、電流セ ンサにてセンスした各 IGBT の電流情報を、その IGBT に対応する制御回路のみに 入力する。各制御回路では、入力された電流情報から遅延時間情報を算出し、算出 された遅延時間情報が各制御回路間で共有される構成となる。

電流情報を共有する場合には、各制御回路にて多くの遅延時間の計算が必要となるため、回路規模もしくは計算時間の増大が予想され、アプリケーション適用時のコスト増が懸念される。これに対し、遅延時間情報を共有する場合は、対応する IGBT の遅延時間のみを計算すれば良く、制御回路がシンプルとなりチップコストの増大が抑制できると考えられる。それ故、Δtdon および ΔtdoFF の検出は遅延時間情報を共有する構成が適していると考えられ、本研究においても遅延時間情報を共有する構成を採用している。



(a) センス電流情報を共有するタイプ



図 3.15 遅延時間差を検出するための基本構成

3.3 電流不均一を抑制するための閉ループ遅延時間制御機能を集積したゲート駆動 IC

3.2 項で述べた、電流不均一抑制のための閉ループ遅延時間制御方法をベース に、遅延時間制御機能を集積したゲート駆動 IC の設計および試作を行った。本項で は、設計内容について説明する。また、試作したゲート駆動 IC を用いて、閉ループで の遅延時間制御および電流不均一抑制効果についての検証を行っており、その内 容についても述べる。

(1)ゲート駆動 IC(GDIC)による遅延時間制御の概要

前項で述べた閉ループ遅延時間制御方法をベースとした遅延時間制御機能を集積したゲート駆動 IC(GDIC)と、GDIC を用いて並列接続を構成した場合の構成図を図 3.16 に示す。図に示すように、GDIC は並列接続された各 IGBT にそれぞれ接続され、各 GDIC が IGBT 間の電流不均一の状況に応じて個別に Rout_dynamic の Rout を制御し、電流不均一を抑制する。



図 3.16 試作したゲート駆動 IC(GDIC)を用いた並列接続構成図

センス IGBT を用いて抽出したセンス電流(*I*SENSE)を、センス抵抗(*R*SENSE)にて電 圧信号(*V*s)に変換する。*I*SENSE は、主電流(*I*CE)に対してセンス IGBT とメイン IGBT の活性領域面積比分の1となり、非常に小さい電流値となる。それ故、*R*SENSE を比較 的大きい抵抗値で設定する事が可能であり、結果として IC への集積も可能となる。 *R*SENSE の高抵抗化は、*V*s 増加に伴うセンス IGBT とメイン IGBT の *V*GE 差増大を引き 起こすため、メインとセンスの電流比変動による電流検出精度の低下が懸念される。 遅延時間制御では、電流の流れ始めと減少し始めのタイミングの検出が重要であり、 電流値の絶対値の精度は不要であるため、試作した GDIC も R_{SENSE} を内蔵し GDIC 内で V_S に変換する。その後、電流パルス信号生成回路にて V_S 信号から電流パルス 信号が生成され、Time/digital 変換回路(時間をディジタル値に変換する回路)にて td_{ON} と td_{OFF} の検出およびディジタル値(Dtd_{ON} , Dtd_{OFF}) への変換が行われる。 Dtd_{ON} および Dtd_{OFF} は、電流不均一抑制制御回路へ入力され、更に制御回路間で共有される。各制御回路では、共有された Dtd_{ON} および Dtd_{OFF} から ΔDtd_{ON} および ΔDtd_{OFF} が算出された ΔDtd_{ON} および ΔDtd_{OFF} が減少するような $R_{OUT_{dynamic}}$ 制御信 号が生成される。最終的に $\Delta Dtd_{ON} = \Delta Dtd_{OFF} = 0$ となるまで、この制御が継続される。 GDIC による遅延時間制御と電流不均一抑制の様子を図 3.17 の(a)~(e)に示す。





Time (sec)

(b) 制御前(電流パルス)





図 3.17 GDIC による遅延時間制御と電流不均一抑制の様子

(2) 閉ループ遅延時間制御機能を集積したゲート駆動 IC の試作

図 3.18 に、試作したゲート駆動 IC (GDIC)の構成図とチップ写真を示す。図 3.18 (a)に示すように、試作した GDIC は"入力回路"、"Rout_dynamic"、"電流不均一抑制制 御回路"、"保護回路"、"電圧・電流レギュレータ"、"電流パルス生成回路"および "電流センサ"で構成されている。また、Rout_dynamic はプリドライバとセグメント型出力 段で構成され、電流不均一抑制制御回路は、Time/digital 変換回路、発振回路、デ ータレジスタ、差分回路およびステートマシンで構成されている。保護回路は、過電 圧・過電流・加熱・電圧低下等の保護機能を有している。電流不均一抑制のための 遅延時間制御機能だけでなく、ゲート駆動 IC として必要となる機能を全て実装した構 成となっている。試作は、XFAB 社の 0.35 um HV CMOS プロセスを用いて実施して おり、チップサイズは、3.68 mm×2.68 mm である。

試作した GDIC は、図 3.19 に示す評価環境にて動作検証を実施した。図 3.19 (a) は、これまでの動作検証と同様に並列接続した IGBT 素子を用いてチョッパー回路を 構成し、スイッチング特性の評価が可能な測定回路であり、図 3.19 (b)は測定で用い た自作の PCB ボードである。試作した GDIC は、セラミックス PKG に搭載し測定用プ リント回路基板に実装している。また、各 IGBT のゲート信号は CPLD(Altera Max II CPLD)でそれぞれ生成しており、遅延時間差を強制的に外部から与える事が可能と なっている。用いた IGBT 素子は、富士電機製の第7世代(Xシリーズ)の素子で、電 圧定格は 600 V、電流定格は 90 A である。負荷には、300 µH のインダクタンスを接 続している。各種電圧波形は、オシロスコープ(Agilent Technologies MSO 5054B)で プロービングしている。また、Rour_dynamic の出力抵抗は、テクトロニクス社製のカーブト レーサー(Tektronix 370A programmable curve tracer)を用いて実施している。



(a) 試作したゲート駆動 IC(GDIC)の構成図



(b) 試作したゲート駆動 IC(GDIC)のチップ写真

図 3.18 試作したゲート駆動 IC(GDIC)の構成図とチップ写真



(a) 試作したゲート駆動 IC(GDIC)の動作検証回路の構成図



(b)動作検証回路および評価用プリント回路基板

図 3.19 試作したゲート駆動 IC(GDIC)の評価回路とプリント回路基板

(3) 試作したゲート駆動 IC の動作検証

本項では、試作したゲート駆動 IC を構成しているブロック内、特に電流不均一抑 制のための遅延時間制御機能の実現に関連した以下のブロックについて、動作およ び検証結果を説明する。

 $(1)R_{OUT_dynamic}$

②電流センスおよび電流パルス生成回路

③電流不均一抑制制御回路

()*R*_{OUT_dynamic}

図 3.20 に、試作した $R_{OUT_dynamic}$ の構成図を示す。本試作においては、 $R_{OUT_dynamic}$ で制御可能な遅延時間を 1.6 µsec としており、ハイサイド側の R_{OUT} は 2.5 Ω ~70 Ω の範囲で可変な設計とし、ローサイドの R_{OUT} は 1 Ω ~20 Ω の範囲で可変な設計としている。遅延時間の制御幅 1.6 µsec は、駆動する IGBT の遅延時間ばらつきの仕様値およびプレ評価等により決定している。また、遅延時間の最小制御幅は、0.01 µsec 程度としており、7bit の R_{OUT} 制御信号 (C_{bitHS} , C_{bitLS}) にて R_{OUT} を制御する設計とした。

図 3.20 に示すように、ハイサイドはイネーブル信号によりオン/オフ切り替えが可能 なプリドライバ (*Pre-driver*_{HS})と Pch MOSFET で構成されたセグメント出力段を 13 段 配置した構成であり、ローサイドはイネーブル信号によりオン/オフ切り替えが可能な プリドライバ (*Pre-driver*_{LS})と Nch MOSFET で構成されたセグメント出力段を同じく 13 段配置した構成となっている。各セグメント出力段の Rout は、MOSFET のチャネル幅 (*W*_{Pn}, *W*_{Nn})で調整している。7bit の Rout 制御信号 (*C*_{bitHS}<7>, *C*_{bitLS}<7>)を、デコーダ ーで 13bit のイネーブル信号 (*En*_{HS1}~*En*_{HS13}, *En*_{LS1})にデコードし、Rout_dynamic の Rout が C_{bit} に対して線形に変化するように、各セグメント出力段の Rout を決めて いる。

図 3.21 に、試作した Rour dynamic の Rour の Cbit 依存性を示す。(a)がハイサイドの Routを、(b)はローサイドの Routを示しており、それぞれ設計値と実測値を示している。 図 3.21 (a)に示すように、ハイサイドの Rout は、Cbitを0から127まで変化させる事に より 2.5 Ωから 70 Ωに変化する設計となっているのに対し、実測値は 4 Ωから 81 Ωの 変化となっている。また、ローサイドの Rour は、Cbitを 0 から 127 まで変化させる事に より 1.1 Ωから 20 Ωに変化する設計となっているのに対し、実測値は 1.7 Ωから 29 Ω の変化となっており、ハイサイドとローサイドのいずれの Rour においても設計値よりも 実測値の方が高抵抗となっている。この要因としては、チップレイアウト上の配線抵抗 やセラミック PKG の寄生抵抗分の影響が考えられるが、特にチップレイアウト上の配 線抵抗の影響が大きいと推定されるため、配線抵抗を見込んだ設計が求められると 考えられる。また、ハイサイド Rour の Cbit 依存性は、ローサイド Rour の Cbit 依存性より も線形性の低下が見られる。本設計では、ハイサイドとローサイドで同じセグメント段 数としているが、ハイサイド側は抵抗の可変幅が~70 Ωと広いため、各セグメント出力 段間の Rout 差がローサイドよりも大きい設計となってしまう。そのため、出力段の組合 せを変えると大きく Rour が変動してしまい、その結果線形性の低下を引き起こしてい る。従って、線形性の改善のためには、可変とする抵抗幅に応じて最適なセグメント

出力段の段数とする必要がある。試作した GDIC による遅延時間制御の効果検証に おいては、ハイサイドの線形性低下の影響を受けない動作条件にて実施する。



図 3.20 試作した ROUT_dynamic の構成図



図 3.21 試作した ROUT_dynamic の ROUT の Cbit 依存性

②電流センスおよび電流パルス生成回路

図 3.16 に、電流センスおよび電流パルス信号生成回路とタイミングチャートを示す。 3.3 (1)の遅延時間制御の概要で述べたように、センス IGBT を用いた電流センス方法 を採用しており、図 3.16 (a)に示すように、センス IGBT で検出した *I*sense を *R*sense に よって *V*s に変換し、変換した *V*s 波形を電流パルス生成回路へ入力している。*R*sense の設計値は、最大 *I*sense(100 mA を想定)においても、*V*s 波形の最大値が電源電圧 (3.3 V)を超えないようにするため、30 Ωとした。

図 3.16 (b)のタイミングチャートに示すように、*Vs* 波形にはスイッチングノイズ等のノ イズ成分が重畳されており、ノイズ成分が電流パルス信号の誤生成の要因となるため、 電流パルス生成回路初段のローパスフィルタ(LPF)によって高周波成分の除去が行 われる。LPF は、CR のローパスフィルタとしており、カットオフ周波数(*fc*)は *R*fにより調 整可能である。一般的に、IGBT モジュールの寄生成分で構成される共振回路の共 振周波数は数十 MHz であり、スイッチング時のノイズの周波数も数十 MHz となるた め、本設計における*fc*のデフォルト値は 1 MHz としている。

低出力電流動作時においては、 I_{SENSE} 値の低下に伴い V_S の信号レベルも低下する。 V_S 信号レベルの低下(S/N比の低下)により、電流パルスの生成が困難となる事が懸念されるため、LPFの次段に増幅器(AMP)を挿入し、信号レベルの増幅を行う。LPF出力(LPFout)は、非反転増幅器により増幅される構成となっている。AMPにおける増幅率の初期値は×1であるが、 $R_1 \ge R_2$ の組合せによって増幅率が外部から調整可能な構成としている。

増幅された信号は、次段のコンパレータ(CMP)によってリファレンス電圧(VREF ON. VREF OFF)と比較され、電流パルス信号に変換される。図 3.16 (b)に示すように、 VREF ON を限りなく GND 電圧レベルに近づけ、VREF OFF を限りなく IGBT のオン期間 におけるAMPoutレベルに近づける事で、より電流波形に応じた電流パルス信号の生 成が可能となる。しかし、ノイズによる僅かな AMPout 波形の変動により、パルス信号 が反転してしまう等の誤動作の可能性がある。そのため、パルス信号生成回路の誤 動作を防止するために、VREF ON を GND 電圧レベルよりも十分高く設定し、VREF OFF をAMPoutレベルよりも十分低く設定する事が望ましい。しかし、その場合には電流波 形に対してパルス信号の立ち上がり・立ち下がりのタイミングに遅れが生じてしまい、 電流不均一抑制への悪影響が考えられる。本研究の遅延時間制御においては、並 列接続された IGBT 間のタイミング差を"ゼロ"にする事が重要であり、各 IGBT にお いて同じ VREF ON および VREF OFF レベルで電流パルス信号が生成され、電流パルス 信号生成に伴う遅れ時間が全ての IGBT において同じであれば、電流不均一の抑制 へは全く影響が無いと考えられる。それ故、本試作においては、VREF ON = VREF OFF = VREFとして、電流パルス信号生成回路を設計しており、AMPout > VREFで IP は"High" レベルとなり、AMPout < VREFで IP は"Low"レベルに反転する事で、IP が生成される。

図 3.19 に示した測定回路にて、電流センスおよび電流パルス生成回路の評価を 行った。評価結果を、図 3.23~図 3.25 に示す。



(a) 電流パルス信号生成回路



(b) 電流パルス生成回路のタイミングチャート

図 3.22 電流センサおよび電流パルス生成回路およびタイミングチャート

図 3.23 に、ターンオンおよびターンオフ時における Vs 波形、LPFout 波形および AMPout 波形の実測結果を示す。図 3.19 に示した測定回路を用いて、シングル IGBT にてスイッチング動作を実施した結果である。LPF のfc は 1MHz とし、AMP の増幅率 は×1 としている。

ターンオン時とターンオフ時共に、Vs 波形に観測される高周波成分が *LPFout* 波形では観測されておらず、fc = 1 MHz の LPF により除去されている事が確認できる。 また、観測される *LPFout* 波形は、増幅率×1 の *AMPout* 波形とほぼ同じ波形となっている事から、AMP も正常に動作している事が分る。



CH1: 5V/div, CH2: 100mV/div, CH3: 100mV/div, CH4: 100mV/div



(a)ターンオン時

(b) ターンオフ時

図 3.23 測定した Vs 波形、LPFout 波形および AMPout 波形

図 3.24 に、並列接続した IGBT にてスイッチング動作を行った時の、各 GDIC に おける AMPout 波形および IP 波形を示す。並列接続した IGBT 間の遅延時間差を "ゼロ"とした状態にてスイッチングを行っている。図に示すように、ターンオン時には AMPout₁ および AMPout₂ が増加し始めたタイミング(=I_{CE}が流れ始めたタイミング)に て IP が立ち上がり、ターンオフ時には AMPout₁ および AMPout₂ が減少し始めたタイ ミング(=I_{CE} が減少し始めたタイミング)にて IP が立ち下がっており、誤パルス等が生 成される事無く I_{CE} 波形に対応した電流パルスが生成されている事が分る。また、 IGBT₁ と IGBT₂ 間に遅延時間差が無いため、IP₁ と IP₂ の立ち上がり・立ち下がりエッ ジにも時間差が観測されおらず、設計通りに電流パルスが生成されていると言える。



(a) ターンオン時



(b) ターンオフ時

図 3.24 IGBT の並列接続時の各 AMPout 波形および IP 波形(遅延時間差無し)

図 3.25 に、並列接続した IGBT にてスイッチング動作を行った時の、各 GDIC に おける AMPout 波形および IP 波形を示す。並列接続した IGBT 間の遅延時間差を、 $\Delta tdon=500$ nsec および $\Delta tdorf=1.0$ µsec とした状態にてスイッチング動作を行ってい る。ターンオン時は、図 3.25 (a)に示すように $\Delta tdon$ 500 nsec (tdon1 < tdon2)により、 IGBT1 が先にオン状態となり、ICE1 が先に流れ始める。それ故、AMPout1 は AMPout2 よりも先に増加し始め、IP1 は AMPout1 の増加のタイミングにて"Low"から"High"に変 化している。その後、IGBT1 のオン状態から 500 nsec 後に IGBT2もオン状態となるた め、ICE2も流れ始め AMPout2 が増加し始める。その結果、IP2 は AMPout2 の増加のタ



CH1,CH2: 500mV/div, CH3,CH4: 2V/div, 800nsec/div





(b) ターンオフ時 (Δtd_{OFF} 1.0µsec, $td_{OFF1} < td_{OFF2}$)

図 3.25 IGBT の並列接続時の各 AMPout 波形および IP 波形(遅延時間差有り)

イミングで"Low"から"High"に変化している。この時、*IP*1 と *IP*2 の立ち上がりエッジの時間差はおよそ 500 nsec であり、遅延時間差に応じた *IP* が生成されている事が確認できる。

一方、ターンオフ時は、図 3.25 (b)に示すように $\Delta td_{OFF} = 1 \ \mu sec (td_{OFF1} < td_{OFF2})$ に より、*IGBT*1 が先にオフ状態となり、*I*CE1 が先に減少し始める。それ故、*AMPout*1 は *AMPout*2 よりも先に減少し始め、*AMPout*1 の減少のタイミングにて *IP*1 は"High"か ら"Low"へと変化している。その後、*IGBT*1のオフ状態から 1 μ sec 後に *IGBT*2もオフ状 態となるため、*I*CE2 も減少し始め *AMPout*2 も減少し始める。その結果、*IP*2 は *AMPout*2 の減少のタイミングで"High"から"Low"へと変化する。*IP*1 と *IP*2 の立ち下がりエッジの 時間差はおよそ 1 μ sec であり、ターンオン時と同様に遅延時間差に応じた *IP* が生成 されている事が確認できる。

以上のように、センス IGBT で検出した *I*sense を *R*sense で電圧波形 *V*s に変換し、 変換した *V*s 波形を用いてゲート駆動 IC 内に集積した電流パルス生成回路にて電流 パルスを生成する事で、各 IGBT において *I*ce が流れ始めるタイミングおよび減少し 始めるタイミングを、電流パルスの立ち上がりエッジおよび立ち下がりエッジとして検 出する事が可能となる事が確認された。また、各 IGBT におけるエッジのタイミングの 時間差が遅延時間差と一致する事も確認され、電流パルスを用いる事で遅延時間制 御に必要な Δ*Dtd*on および Δ*Dtd*off の算出も可能であると考えられる。次項では、電 流不均一抑制制御回路について述べる。

③電流不均一抑制制御回路

図 3.16 および図 3.18 に示すように、電流不均一抑制制御回路では電流パルス生成回路で生成された電流パルスから、ディジタル変換された tdon 信号および tdoFF 信号(Dtdon, DtdoFF)を抽出する。図 3.26 に、Dtdon, DtdoFFを抽出する Time/digital 変換回路およびタイミングチャートを示す。図 3.26 は、IP から Dtdon を抽出する回路構成を示しているが、DtdoFFを抽出する回路構成も Dtdon を抽出する回路構成と同じ構成で良く、ゲート信号と IP をインバータ回路にて反転した信号とすれば良い。

図に示すように、Time/digital 変換回路はリセット端子にゲート信号が入力され、クロック端子に100 MHz のクロック信号が入力されたバイナリーアップカウンタと、IP の立ち上がりエッジでカウンタ出力を格納するデータレジスタで構成される。従って、バイナリーアップカウンタは、ゲート信号の立ち上がりからカウント動作を開始し、10nsec刻みでカウンタ出力が増加する。カウンタ出力は、IP の立ち上がりエッジのタイミング すなわち Ice の流れ始めのタイミングでデータレジスタに格納されるため、格納されたデータが Dtdon としてデータレジスタから出力される。その後、ゲート信号が立ち下がるとカウンタはリセットされ、カウンタ出力は"ゼロ"となる。再びゲート信号が立ち上がると、ゲート信号の立ち上がりからカウント動作が再開され、IP の立ち上がりエッジの タイミングで再びデータレジスタに格納され、格納されたデータが新しい Dtdon として 更新さ出力される。以上のように、スイッチング毎に tdon が抽出され、ディジタル値 Dtdon として出力される。



IPの立ち上がりエッジでカウンタ出力を格納

図 3.26 Time/digital 変換回路およびタイミングチャート

Time/digital 変換回路から出力された Dtdon および DtdoFF は、電流不均一抑制制 御回路に入力される。電流不均一抑制制御回路では、入力された Dtdon および DtdoFF を保持すると同時に、並列接続された別の IGBT の遅延時間制御を行う電流 不均一抑制制御回路へ Dtdon および DtdoFF を出力する。図 3.16 に示すように、並列 接続された別の IGBT の遅延時間制御を行う電流不均一抑制制御回路においても、 同様に Dtdon および DtdoFF の出力を行うため、それぞれの制御回路がお互いの Dtdon および DtdoFF を保持する事となる。

電流不均一抑制制御回路では、保持した Dtd_{ON} および Dtd_{OFF} (図 3.16 中の Dtd_{ON1} , Dtd_{ON2} , Dtd_{OFF1} および Dtd_{OFF2})から、図 3.27 に示す符号付減算回路を用い て遅延時間差信号(ΔDtd_{ON} , ΔDtd_{OFF})を生成する。符号付減算回路では、入力端子 A に入力されたバイナリーデータ(In_dataA[n:0])と、入力端子 B に入力されたバイナ リデータ(In_dataB[n:0])の減算(A-B)を実行し、減算結果(Out_data[m:0])を出力す る回路である。出力される減算結果のフォーマットは、図 3.27 に示すように最上位ビッ ト(MSB: Most Significant Bit)に符号を表す Sign ビットを割り付け、MSB 以降のビッ トは絶対値を表す Magnitude ビットとなる。In_dataA – In_dataB を実行した結果にお いて、Sign ビットが"0"の場合は符号が+である事を意味するため、In_dataA > In_dataB である事が分る。一方、Sign ビットが"1"の場合は符号が-であるため、 In_dataA < In_dataB である事が分る。以上のように、符号付減算回路を用いて Dtd_{ON1} と Dtd_{ON2} の減算を実行する事により、 ΔDtd_{ON} だけでなく Dtd_{ON1} と Dtd_{ON2} でどちらが 大きいか、すなわち並列接続された IGBT のどちらが先にターンオンするのかも把握 する事が可能となる。ターンオフについても同様に、*DtdoFF1* と *DtdoFF2* の減算を実行 する事で、どちらが先にターンオフするかを把握するための符号情報と Δ*DtdoFF* を算 出する。



図 3.27 符号付差分回路(Signed Subtractor)

図 3.17 に示すように、提案する遅延時間制御では、先にターンオンもしくはターン オフする IGBT の tdon もしくは tdoFF を Rour により増加させ、電流不均一の抑制を実 現するものであるため、実現にはどちらの IGBT が先にターンオンもしくはターンオフ するのかを制御回路自身が把握する必要がある。それ故、符号付減算回路での減算 は、閉ループ遅延時間制御の実現において非常に重要な要素となる。

符号付減算回路から出力されたバイナリーデータ(Sign ビットと Magnitude ビット) は、次段のステートマシンに入力される。ステートマシンは、有限な数の状態(ステート) の間を行き来するタイプの論理回路で、同時に複数の状態を取ることはできず、任意 の時点で必ずある1つの状態を取る。そして外部イベントに応じてトリガー信号を受け ると、ある状態から別の状態に遷移する。設計したステートマシンにおいては、入力さ れたバイナリーデータをトリガー信号とし、Rour_dynamic の Rourを設定する7bit の Rour 制御信号(CbitHs<7>, CbitLs<7>)を算出するための複数の状態を遷移し、遅延時間差 が最小となる Rour 制御信号を生成する。図 3.28 に、設計したステートマシンの状態 遷移図を示す。図には、ターンオン期間用のステートマシンを示しているが、同様の ステートマシンをターンオフ期間用として構成し、ターンオン期間とターンオフ期間を 個別に制御する構成となる。図に示すように、ステートマシンは7つのステートで構成 される。表 3.1 に、ステートおよびステートにおける処理内容を示す。

制御回路がリセット状態(RSTcon = "0")においては、ステートは"STANDBY"となり ステートマシンはスタンバイ状態となる。"STANDBY"ステートでは、Rour 制御信号 (Cbit)が初期値(Cbit-init)に設定される。リセット状態が解除される(RSTcon = "1")と、減 算回路出力の Sign ビット(ΔDtdon[8], ΔDtdoff[8])に応じて、"ACTIVATE"もしくは "DEACTIVATE"のどちらかのステートへ遷移する。前述したように、Sign ビットは並列 接続された IGBT のどちらが先にターンオンもしくはターンオフするかを示すデータで あるため、Signビットに応じてステートマシンを有効とするか無効とするかを選択する。 本設計では、GDIC 内で生成された Dtdon もしくは DtdoFF を減算回路の入力端子 A に、他の GDIC にて生成され共有された Dtdon もしくは DtdoFF を減算回路の入力端 子 B にそれぞれ入力し減算(A-B)を行うため、Sign ビット="1"は本 GDIC に接続さ れた IGBT の方が先にターンオンもしくはターンオフする事を意味し、当該 IGBT が 遅延時間制御の対象となるため、ステートは"ACTIVATE"へ遷移しステートマシンが 有効となる。一方、Sign ビット="0"は、他の GDIC に接続された IGBT の方が先にタ ーンオンもしくはターンオフする事を意味する。それ故、本 GDIC に接続された IGBT は遅延時間制御の対象とならず、ステートは"DEACTIVATE"へ遷移しステートマシン は無効となる。図 3.16 に示した構成を例に説明すると、GDIC1 では Dtdon1 および Dtdoff1 を入力端子 A に、Dtdon2 および Dtdoff2 を入力端子 B に接続する構成となる ため、ΔDtdon[8]もしくは ΔDtdoff[8]が"1"の場合は、GDIC1に接続された IGBT1の方 が先にターンオンもしくはターンオフする事を意味し、IGBT1の遅延時間が制御対象 となる。従って、GDIC1の制御回路が有効状態となる。一方、ΔDtdon[8]もしくは ΔDtdoff[8]が"0"の場合は、GDIC2 に接続された IGBT2 の方が先にターンオンもしく はターンオフする事を意味しており、IGBT1の遅延時間は制御対象とはならないため、 GDIC1の制御回路は無効状態となる。無効状態となったステートマシンにおいても、 "DEACTIVATE"ステートへ遷移した後に Sign ビットが"1"に変化した場合には、ステ ートが"ACTIVATE"へと遷移し有効状態となる。

有効状態となったステートマシンでは、符号付減算回路から出力される遅延時間 差信号に応じて遷移するステートを選択し、電流不均一が仕様範囲内まで抑制され る遅延時間差を実現する C_{bit} の生成を行う。ステートが"ACTIVATE"となったステート マシンでは、予め設定された目標遅延時間差データ($\Delta Dtdonref$, $\Delta DtdoFref$)とスイッチ ング時の電流波形から抽出し減算回路で算出した遅延時間差データ(減算回路出力 の Magnitude ビット: $\Delta Dtdon[n-1:0]$, $\Delta Dtdorf[n-1:0]$)との比較が行われる。比較の結 果、 $\Delta Dtdon[n-1:0]$ 1 $\leq \Delta Dtdonref$ もしくは $\Delta Dtdorf[n-1:0]$ 1 $\leq \Delta Dtdorferf$ の場合は、スイ ッチング時の遅延時間差が目標遅延時間差内であるため、ステートは"STEADY"へ 遷移する。"STEADY"ステートでは、 C_{bit} の保持が行われる。これに対し、 $\Delta Dtdon[n-1:0]$ 1 $> \Delta Dtdorff$ [n-1:0]1 $> \Delta Dtdorff$ [n]]1 $> \Delta Dtdorff$ [n]1 $< \Delta Dtdorff$ [n]1 行されるため、スイッチング毎に遅延時間差が減少し、 $\Delta Dtdon[n-1:0]1 \leq \Delta Dtdonref$ も しくは $\Delta Dtdorf[n-1:0]1 \leq \Delta Dtdorfref$ となると、ステートは"INCREMENT"から "STEADY"へ遷移する。ステートが"STEADY"へ遷移した後も、動作条件や動作温 度が変動し、再び $\Delta Dtdon[n-1:0]1 > \Delta Dtdonref$ もしくは $\Delta Dtdorf[n-1:0]1 > \Delta Dtdorfref$ と なった場合は、再びステートは"INCREMENT"へ遷移し *C*bit + 1 が実行される。また 動作条件や動作温度の変動の結果、並列接続した IGBT 間の遅延時間の大小関係 が反転し、減算回路出力の Sign ビットが変化する事が想定される。その場合は、ステ ートを"DEACTIVATE"へ遷移するのではなく、"DECREMENT"へ遷移させ *C*bit - 1を 実行させる。これにより、並列接続された IGBT の遅延時間が増加し続ける動作モー ドを回避する事が可能となる。"DECREMENT"ステートへ遷移し、*C*bit - 1を実行した 結果 $\Delta Dtdon[n-1:0]1 \leq \Delta Dtdonref$ もしくは $\Delta Dtdorf[n-1:0]1 \leq \Delta Dtdorfref$ となると、ステ ートは"DECREMENT"から"STEADY"へ遷移する。Cbit が最大値もしくは最小値と なると、それ以上の制御が正常に実行できないため、ステートを"ERROR"へ遷移さ せエラー信号の出力を行う。

ステートマシンは、以上のような閉ループでの御動作を行う事で、電流不均一が仕様範囲内まで抑制される遅延時間差を実現する Cbitの生成を行う。また、動作条件や動作温度の変動に伴い遅延時間差が増大し、その結果電流不均一が増大した場合も、Cbitの再生成を行い、増大した電流不均一の抑制を行う。



図 3.28 ステートマシンの状態遷移図(ターンオン期間用)

ステート	処理
STAND BY	R _{OUT} 制御信号(C _{bit})を初期値(C _{bit-init})に設定
ACTIVATE	ステートマシンを有効とする。 C _{bit-init} を維持
DEACTIVATE	ステートマシンを無効とする。C _{bit-init} を維持
INCREMENT	C _{bit} に1LSBを加算する。C _{bit} =C _{bit} +1
DECREMENT	C _{bit} から1LSBを減算する。C _{bit} =C _{bit} -1
STEADY	C _{bit} を保持
ERROR	エラー信号を出力

表 3.1 ステートの種類およびステートにおける処理

電流不均一抑制制御回路の動作検証を行うため、図 3.19 に示した PCB ボートに、 試作した GDIC (GDIC₁, GDIC₂)を接続し、マルチパルス動作測定を実施した。これま でと同様に、各 GDIC に入力するゲート信号は CPLD で生成し、2つのゲート信号間 には強制的に時間差を与えている。これにより、IGBT₁ と IGBT₂ 間に遅延時間差が生 じ、電流不均一が発生する。与えた遅延時間差は、電流パルス生成回路の測定時と 同様に Δtd_{ON} =500 nsec (tdon1 < tdon2) および Δtd_{OFF} =1.0 µsec (tdoFf1 < tdoFf2) とした。

図 3.29 に、ターンオン時に Δtdon=500nsec を与え、ターンオン期間用の制御回路 を動作させた時の、マルチパルス・スイッチング波形を示す。図 3.29 (a)には、GDIC1 および GDIC2から出力された AMPout 波形 (AMPout1, AMPout2)と IP 波形 (IP1, IP2) をそれぞれ示している。また、図内の上部には GDIC1 に内蔵されたステートマシンに おけるステートを表すバイナリーコードと、下部には同じく GDIC1 に内蔵された減算回 路から出力された Magnitude ビットを 16 進数で表示した値をそれぞれ示している。ス テートに対応したバイナリーコードは、表 3.2 に示した通りである。

ターンオン時の目標遅延時間差(ΔDtdoNref)は 10 LSB としており、16 進数で表し た Magnitude ビットが 10 LSB 以下となると"STEADY"ステートとなる設定とした。試作 した GDIC は、クロック用の発振回路も内蔵しており、設計値 100 MHz に対して実測 値は 70 MHz であったため、10 LSB は 150 nsec に相当する遅延時間差である。試作 した GDIC は、動作検証のために IC 内部の信号を外部へ取り出しているため、ノイズ の影響を受けやすい環境である事と、発熱を抑えるために"STEADY"ステートに入る までのパルス数を極力少なくする必要がある事から、ターンオンにおいてもターンオフ においても目標遅延時間差を比較的大きな値に設定しているが、閉ループ遅延時間 制御の動作検証としては大きな影響は無いと考えている。

バイナリーコード	ステート
000	Standby
001	Deactivate
010	Activate
011	Decrement
100	Increment
101	Steady

表 3.2 ステートおよび対応したバイナリーコード

制御回路のリセット状態が解除されゲート信号が各 GDIC へ入力されると、IGBT1 および IGBT2 がスイッチング動作を開始し Ice1 と Ice2 が流れ始める。図 3.29 (a)に示 すように、ICE1 と ICE2 が流れ始めると AMPout1 および AMPout2 が増加し始め、IP1 と IP2 が生成される。最初のスイッチング動作においては、GDIC1 の Rsense と GDIC2 の RSENSE との抵抗差や、AMP 回路の増幅率誤差等により、AMPout1 の dV/dt が AMOout2の dV/dt よりも小さくなる事で、電流パルスから抽出した遅延時間が tdon1 > tdon2となってしまい、GDIC1内ステートマシンのステートは"DEACTIVATE"(001)とな っている。しかしながら、次のスイッチングからは、設定された遅延時間差 tdon1 < tdon2 と認識され、"DEACTIVATE"ステートから"ACTIVATE"ステート(010) へ遷移が 行われている。"ACTIVATE"ステートへ遷移した事により GDIC1 のステートマシンは 有効となり、更に GDIC₁の減算回路で算出された遅延時間差は ΔDtdon 83 2 $\Delta Dtd_{ON} > \Delta Dtd_{ONref}$ であるため、次のスイッチングでステートは"INCREMENT"(100) へ遷移している。"INCREMENT"ステートでは Cbit +1 が実行され、Rout dynamic1 の Rout が増加するため、IGBT1の tdon が増加し ΔDtdon が減少する(図 3.29 (a)では、 $\Delta Dtd_{ON} = 83 \rightarrow 72$)。 $\Delta Dtd_{ON} > \Delta Dtd_{ONref}$ の間は、ステートは"INCREMENT"を維持 するため、Rout dynamic1 の Rout の増加に伴い ΔDtdon が減少していき、ΔDtdon ≦ △DtdoNref となるとステートは"INCREMENT"から"STEADY"へと遷移している。図 3.29 (a)では、△Dtdon≦△Dtdonref となり"STEADY"ステートへ遷移した後に、再びス テートが"DECREMENT"(011)へと遷移している。測定では、ステートが"STEADY" に遷移した後もスイッチング動作が継続されており、出力電流は増加し続けチップ温 度も上昇する。この動作条件や動作温度の変動により、tdon1とtdon2の関係がtdon1 < tdon2 から tdon1 > tdon2 へと反転し、ステートが"DECREMENT"へ遷移したと推定さ れる。"DECREMENT"ステートで C_{bit} -1 が実行され、再び $\Delta Dtd_{\text{ON}} \leq \Delta Dtd_{\text{ONref}}$ となる とステートは"DECREMENT"から再び"STEADY"へと遷移している。その後もステー トは"INCREMENT"もしくは"DECREMENT"へ遷移するが、必ず"STEADY"へと遷 移しており、閉ループ遅延時間制御が正しく実行(外部環境の変化による影響を検出 し制御回路へフィードバック)されている事が分る。

図 3.29 (b)~(d)は、図 3.29 (a)内で示した(b), (c), (d)における各波形を拡大して示した図である。図 3.29 (b)は、制御開始前の状態であるが、Δtdon=500nsec(tdon1<

 td_{ON2})により大きな電流不均一が発生している。図 3.29 (c)は、"INCREMENT"ステートが維持されている時の波形であるが、 $C_{bit} + 1$ の実行により ΔDtd_{ON} が減少するため、 電流不均一も減少している。 $\Delta Dtd_{ON} \leq \Delta Dtd_{ONref}$ となり"STEADY"ステートとなると、 図 3.29 (d)に示すように電流不均一は大幅に抑制される。図内に示すように、本測定 では AMPout 波形で求めたターンオン時の電流不均一が 2.7 V から 0.25 V まで抑制 されており、91 %の電流不均一の抑制に相当する事が確認された。



CH1,CH2: 500mV/div, CH3,CH4: 2V/div, 400µsec/div



(a) マルチパルス・スイッチング波形($\Delta t d_{ON} = 500 \text{ nsec}, t d_{ON1} < t d_{ON2}$)

(b)遅延時間制御前の電流不均一の様子

CH1,CH2: 500mV/div, CH3,CH4: 2V/div, 800nsec/div



CH1,CH2: 500mV/div, CH3,CH4: 2V/div, 800nsec/div

(c) 遅延時間制御途中の電流不均一の様子



(d) 遅延時間制御後の電流不均一の様子

図 3.29 試作した GDIC を適用したチョッパ回路のマルチパルス・スイッチング波形 (ターンオン時)

図 3.30 に、ターンオフ時に $\Delta td_{OFF}=1\mu sec$ を与え、ターンオフ期間用の制御回路を 動作させた時の、マルチパルス・スイッチング波形を示す。図 3.29 のターンオン時の 測定結果と同様に、図 3.30 (a)には *GDIC*1 および *GDIC*2から出力された AMPout 波 形(*AMPout*1, *AMPout*2)と IP 波形(*IP*1, *IP*2)をそれぞれ示している。また、図内の上部 には *GDIC*1 に内蔵されたステートマシンにおけるステートを表すバイナリーコードと、 下部には同じく *GDIC*1 に内蔵された減算回路から出力された Magnitude ビットを 16 進数で表示した値をそれぞれ示している。

ターンオフ時の測定においては、目標遅延時間差(ΔDtdoFFref)は 20 LSB としてお り、16 進数で表した Magnitude ビットが 20 LSB 以下となると"STEADY"ステートとな る設定とした。ターンオフ時の電流集中は、ターンオン時よりも大きくなるため、電流 集中する IGBT のチップ温度の上昇はより大きくなるため、ターンオン時よりも少ない スイッチング回数で"STEADY"ステートとなるように、目標遅延時間差(ΔDtdoFFref)を 更に大きな値とした。ターンオン時と同様に、閉ループ遅延時間制御の動作検証とし ては大きな影響は無いと考えている。

ターンオフ時においても、ターンオン時と同様に最初のスイッチング動作において は"DEACTIVATE"(001)となっていが、次のスイッチングにおいて"ACTIVATE"ステ ート(010) へ遷移している。"ACTIVATE"ステートへ遷移した事により GDIC1 のステー トマシンが有効となり、遅延時間差が ΔDtdoFF = 95 と ΔDtdoFF > ΔDtdoFFref であるた め、次のスイッチングで"INCREMENT"(100)ステートへ遷移している。 "INCREMENT"ステートでは Cbit + 1 が実行され、Rout_dynamic1 の Rout が増加するた め、IGBT1の tdoff が増加し ΔDtdoff が減少する。 ΔDtdoff > ΔDtdoffref の間は、ステ ートは"INCREMENT"を維持するため、Rout dynamic1の Rout の増加に伴い ΔDtdoFF が減少していき、 $\Delta Dtd_{OFF} \leq \Delta Dtd_{OFFref}$ となるとステートは"INCREMENT"から "STEADY"へと遷移している。ターンオフ時の動作においても、"STEADY"ステート へ遷移した後に再びステートが"DECREMENT"(011)へと遷移している。ターンオン 時の測定と同様に、ステートが"STEADY"に遷移した後もスイッチング動作が継続さ れており、出力電流およびチップ温度も上昇を続け、この動作条件や動作温度の変 動により、tdoff1とtdoff2の関係がtdoff1 < tdoff2からtdoff1 > tdoff2へと反転し、ステ ートが"DECREMENT"へ遷移したと推定される。ターンオン時の動作と同様に、 "DECREMENT"ステートにおいては C_{bit} -1 が実行され、再び $\Delta Dtd_{OFF} \leq \Delta Dtd_{OFFref}$ と なると、ステートは"DECREMENT"から再び"STEADY"へと遷移しており、ターンオフ 時においても閉ループ遅延時間制御が正しく実行(外部環境の変化による影響を検 出し制御回路へフィードバック)されている事が分る。

図 3.30 (b)~(d)は、図 3.30 (a)内で示した(b), (c), (d)における各波形を拡大して示 した図である。図 3.30 (b)は、制御開始前の状態であるが、 $\Delta td_{OFF} = 1 \ \mu sec (td_{OFF1} < td_{OFF2})$ により大きな電流不均一が発生している。図 3.29 (c)は、"INCREMENT"ステ ートが維持されている時の波形であるが、 $C_{bit} + 1$ の実行により ΔDtd_{OFF} が減少するた め、電流不均一も減少している。 $\Delta Dtd_{ON} \leq \Delta Dtd_{ONref}$ となり"STEADY"ステートとなると、 図 3.29 (d)に示すように電流不均一は大幅に抑制される。図内に示すように、AMPout 波形で求めたターンオフ時の電流不均一が 3.0 V から 0.9 V まで抑制されており、
70%の電流不均一の抑制に相当する事が確認された。ターンオン時の電流不均一 抑制率が 91%であった事と比較すると、ターンオフ時の抑制率は 70%と 20%程度 低くなっている。この理由は、ターンオフ時における目標遅延時間差(ΔDtdoFFref)を ΔDtdoNrefの倍の 20 LSB に設定した事であり、ΔDtdoFFrefを低く設定する事で抑制率 は増加さえる事が可能となる。



CH1,CH2 : 500mV/div, CH3,CH4 : 2V/div, 200µsec/div

(a) マルチパルス・スイッチング波形($\Delta td_{OFF}=1 \mu sec, td_{OFF1} < td_{OFF2}$)



(b) 遅延時間制御前の電流不均一の様子



CH1,CH2: 500mV/div, CH3,CH4: 2V/div, 800nsec/div

(c)遅延時間制御途中の電流不均一の様子



(d) 遅延時間制御後の電流不均一の様子

図 3.30 試作した GDIC を適用したチョッパ回路のマルチパルス・スイッチング波形 (ターンオフ時)

以上のように、提案した Rour_dynamic と閉ループ遅延時間制御を適用したゲート駆動 IC (GDIC)を用いる事により、並列接続された IGBT 間の遅延時間差に起因する 電流不均一を大幅に抑制できる事を確認した。GDIC では、閉ループ遅延時間制御 回路自身が、センス IGBT によりセンスした電流情報からメイン IGBT の tdon および tdoFFを抽出し、抽出した tdon および tdoFF から ΔDtdon および ΔDtdoFF を算出し、算 出した ΔDtdon および ΔDtdoFF が最小となるように Rour_dynamic の Rour を制御する。 ΔDtdon および ΔDtdoFF が最小となる事で電流不均一も最小となるため、電流不均一 の抑制が可能となる。また、ステートマシンが一旦"STEADY"ステートへ遷移しても、 動作条件や動作温度等の外部環境が変化し、ΔDtdon および ΔDtdoFF が増大したと しても、閉ループ遅延時間制御回路が ΔDtdon および ΔDtdoFF の増大を検出し、再び 最小となるように Rour_dynamic の Rour を切り替えており、所望の制御が実施されている 事が分る。

実際のアプリケーションにおいては、パワーモジュールに実装された構成にて適用 される事が想定されるため、次項では IPM (Intelligent Power Modules) に GDIC を実 装し、パワーモジュールの形状にて動作検証を実施した。

3.4 試作した GDIC を搭載した IGBT モジュールでの動作検証

3.3 項では、専用の簡易パッケージに搭載した IGBT チップおよび FWD チップを 用い、それら簡易パッケージを直接 PCB ボードに実装しチョッパー回路を構成した評 価回路にて GDIC の動作検証を行ってきた。また、並列接続された IGBT 間の電流 不均一は、GDIC に入力するゲート信号に CPLD を用いて外部から強制的に時間差 を与える事で IGBT 間の遅延時間差を生成し、電流不均一を発生させていた。しかし ながら、実際のアプリケーションにおいては、パワーモジュールに実装された構成に て適用され、遅延時間差も適用されたパッケージや素子の特性差などで決まるため、 実際のパワーモジュールに GDIC を実装し、閉ループ遅延時間制御の効果の検証を 行った。

(1) 試作した GDIC の IPM (Intelligent Power Modules) への搭載

GDIC のパワーモジュールへの実装については、富士電機製の IPM (Intelligent Power Modules)を用いて実施した。IPM は、ドライブ回路と保護回路の両方を内蔵した制御 IC が搭載されたインテリジェント型 IGBT モジュールであり、DCB (Direct Copper Bonding) 基板上に実装された IGBT チップおよび FWD チップと、制御 IC が実装された PCB が1つのパッケージ内に封止された IGBT モジュールである。従って、現状の制御 IC が搭載された PCB と、試作した GDIC が実装された PCB とを入れ替える事により、比較的容易に IPM への搭載が可能となる。

図 3.30 に、GDIC を搭載した構成図および IPM の写真をそれぞれ示す。図 3.30 (a)に示すように、IPM はモジュール内部で三相ブリッジ回路(U相、V相、W相)を構 成しており、P,N 端子に主電源を接続し、U,V,W 端子に三相出力線を接続すれば、 主回路が構成される。U 相の上下アームで2 個の IGBT(*IGBT*_U, *IGBT*_X)、V 相の上 下アームで2 個の IGBT(*IGBT*_V, *IGBT*_Y)、W 相の上下アームで2 個の IGBT(*IGBT*_W,



(a) IPM 内部の構成図



(b) GDIC を搭載した IPM 内部の写真

図 3.30 試作した GDIC を搭載した IPM

*IGBT*₂)と、合計で6個の IGBT および FWD チップを搭載している。用いた IGBT 素 子および FWD 素子は、富士電機製の第7世代(X シリーズ)素子で、電圧定格が 600 V で電流定格が 50 A の素子である。各 IGBT チップに対して、個別に GDIC を 接続した構成であり、IGBT と同様に計6個の GDIC を搭載している。図 3.30 (b)に示 すように、試作した GDIC を6個実装した PCB をモジュール内に組み込み、IPM へ の搭載を実現している。IGBT チップと FWD チップを搭載した DCB は、GDIC を搭 載した PCB の下に配置されており、PCB の上下に配置した接続ピンにて接続されて いる。

(2) 試作した GDIC を搭載した IPM での電流不均一抑制効果の検証

試作した GDIC を搭載した IPM にて、電流不均一抑制のための閉ループ遅延時 間制御の検証を行った。図 3.31 に、試作した GDIC を搭載した IPM の評価に用いた 評価環境を示す。スイッチング試験装置に図 3.30 で示した IPM を接続し、入力端子 にマルチパルスを印加する事で連続スイッチング動作を行い、並列接続された IGBT 間の電流不均一を測定した。各種電圧波形は、オシロスコープ(Agilent Technologies MSO 5054B)でプロービングしており、電流波形は電流プローブ(テクトロニクス製: P6021A)を用いて測定している。

IGBTの並列接続に関しては、使用したスイッチング試験装置が並列接続されたモ ジュールでの測定に対応していないため、IPM 内の三相ブリッジ回路の U 相と V 相 を用いて実現した。図 3.31 (b)に、IPM 内の U 相と V 相を用いて構成した、チョッパ 一回路(IGBT を並列接続)の配線図を示す。IPM の U 相出力端子と V 相出力端子 を外部で接続する事で、上アームの IGBTuと IGBTv が並列接続となり、また、下アー ムの IGBTx と IGBTy が並列接続となる。更に、上アームの IGBTu と IGBTy をオフ状 態とし、並列接続された下アームの IGBTx と IGBTy をスイッチング動作させる事によ り、チョッパー回路として動作する。従って、上アームの IGBTuと IGBTv に接続された GDIC(GDICu, GDICv)の入力端子は、それぞれ IGBTu と IGBTv のエミッタに接続 し、下アームの IGBTx と IGBTy に接続された GDIC (GDICx, GDICy)の入力端子に は、パルスジェネレータを接続している。外部で接続したU相出力端子とV相出力端 子と電源 VCC が接続された P 端子間に負荷としてインダクタンスを接続し、スイッチ ング時の負荷電流(L)とU相出力端子およびV相出力端子に流れ込む電流(LX, ILY)をそれぞれ測定した。本測定では、下アームの IGBTx と IGBTy に接続された GDICu および GDICv に入力するゲート信号は同一のパルス波形としており、外部か ら強制的に時間差を与えたりはしていない。また、ノイズによる誤動作を抑えるために、 VCC=100 V にて動作検証を行った。簡易パッケージを直接プリント回路基板に実装 し構成したチョッパー回路での評価時と同様に、試作した GDIC は動作検証のために IC 内部の信号を外部へ取り出しているため、ノイズの影響を受けやすい事が要因で ある。GDICを製品に適用し、実際のアプリケーションで使用する段階においては、内 部信号を外部へ取り出すための配線や端子は取り除かれるため、高電源電圧でのス イッチングにおいてもノイズの影響を大幅に低減する事は可能と思われる。



(a) 評価装置(スイッチング試験機)



(b)評価装置の構成および IPM との配線図

図 3.31 試作した GDIC を搭載した IPM の評価環境

図 3.32 に、試作した GDIC を搭載した IPM にて実現した、並列接続された IGBT で構成されたチョッパー回路におけるスイッチング波形を示す。図 3.32 は、GDIC に 内蔵された閉ループ遅延時間制御回路を無効とし、電流不均一抑制を行わなかった 場合のスイッチング波形である。GDICu および GDICv の入力端子(INx, INy)に、周 波数 6 kHz のパルス波形を入力している。入力したパルス波形のデューティ比は、負 荷電流(L)が 30 A を維持するように調整している。



(a) IPM で構成したチョッパー回路のスイッチング波形(制御無し)



(b)(a)内の赤点線の部分を拡大した波形

図 3.32 試作した GDIC を搭載した IPM で構成したチョッパー回路のスイッチン グ波形(閉ループ遅延時間制御無し)

図 3.32 (b)は、図 3.32 (a)内に示した赤点線の領域を拡大した図である。図に示す ように、GDICu および GDICv には同一のゲートパルス波形が入力されている。しかし ながら、ターンオン時およびターンオフ時の両方の過渡期間に IGBTx への電流集中 が発生し、電流不均一が観測されている。特にターンオフ時の IGBTx への電流集中 は大きく、10A 程度の電流不均一となっている。この電流不均一は、IPM 内の配線や DCB 基板レイアウトの非対象および IGBT の特性差に起因して生じた遅延時間差に より生じていると思われる。図 3.32 (a)からも分かるように、この電流不均一は、毎スイッ チング周期で発生しており、ターンオフの度に大きな電流が IGBTx に流れている。

本測定では、仮に並列接続された IGBT のどちらかがオープンの状態になったとしても、電流定格を大きく上回る電流がもう一方の IGBT に流れる事がないように、h=30 A となるようにパルス波形のデューティ比を調整している。そのため、定常時には *IGBT*x および *IGBT*y にはそれぞれ 15 A 程度の電流が分担される設定となっている。 図 3.32 (a)では若干の差はあるが、定常時には設定通りの hX = hY = 15 A となって いるのが確認できる。しかしながら、ターンオフ時には hX = 25 A となっており、 *IGBT*x には定常時の約 1.7 倍の電流がターンオフ時に流れ、この電流集中はスイッ チングの度に発生する事となる。ターンオフ時に定常時の 1.7 倍の電流が流れても IGBT が電流定格内で動作するためには、動作電流範囲を電流定格の 0.6 倍までディレーティングする必要がある。序論でも述べたように、ディレーティングは非常に大き なっスコストの要因となるため、電流不均一の抑制が必要となる。

そこで、閉ループ遅延時間制御回路を有効とし、図 3.32 のスイッチング波形を取 得した測定と同じ測定を実施した。結果を、図 3.33 に示す。図 3.32 と同様に、図 3.33 (b)は図 3.33 (a)内に示した赤点線の領域を拡大した図である。制御回路のリセット状 態を解除した状態で GDIC の入力端子(*INx, IN*y)に周波数 6kHz の連続パルスを入 力し、スイッチング動作時の負荷電流(L)とU相出力端子および V相出力端子に流 れ込む電流(LX, LY)をそれぞれ測定した。図 3.32 (a)では、最初のスイッチング動作 のターンオフ時から大きな電流不均一が観測され、2回目のスイッチング以降も同程 度の電流不均一が継続して観測されている。これに対し図 3.33 (a)では、最初のスイ ッチング動作のターンオフ時から電流不均一は観測されるものの、スイッチングの度 に電流不均一が増加している。今回試作した GDIC は、不揮発性のメモリを集積して いないため、リセット解除後は必ずデータレジスタへ設定データ(Rout dynamic の初期 Rour 設定データ、カットオフ周波数設定データ、基準電圧設定データ、AMP の増幅 率設定データ等)を書き込まなければならず、その期間制御回路は制御動作を行わ ず、更に設定データの設定が完了するまでは Rout dynamic の Rout が変動するため、 電流不均一も変動してしまう。しかし、設定データの読み込み期間が完了し、閉ルー プ遅延時間制御回路が制御動作を開始すると、制御回路自らが遅延時間差を検出 し、更に遅延時間差が最小になるように Rourを制御するため、電流不均一がスイッチ ング毎に減少していく。図 3.33 (a)の測定結果から、閉ループ遅延時間制御回路によ り電流不均一が抑制されている事がわかる。図 3.33 (b)に示すように、閉ループ遅延 時間制御回路により、図 3.32 (b)で観測された 10 A の電流不均一が 1.5 A まで抑制 されているのが分かる。図 3.33 (a)では、1.5 A まで抑制された後に再び不均一の発生 が観測されているが、その電流不均一も再び抑制されており、閉ループ遅延時間制 御回路が正常に機能している事が確認できる。



(a) IPM で構成したチョッパー回路のスイッチング波形(制御有り)



(b)(a)内の赤点線の部分を拡大した波形

図 3.33 試作した GDIC を搭載した IPM で構成したチョッパー回路のスイッチン グ波形(閉ループ遅延時間制御有り)

以上のように、試作した GDIC を搭載した IPM にて、電流不均一抑制のための閉 ループ遅延時間制御機能の検証を行った。IGBT の並列接続は、IPM の U 相出力 端子と V 相出力端子を外部で接続する事で実現し、構成したチョッパー回路に連続 パルス波形を入力しスイッチング動作を行った。構成したチョッパー回路では、各 GDIC に入力したパルス波形間に時間差を与えていないにも関わらず、過渡期間に 電流不均一の発生が確認されており、IPM 内の配線や DCB 基板レイアウトの非対象 および IGBT の特性差によって生じた遅延時間差が要因と思われる。GDIC の閉ル ープ遅延時間制御回路を有効にする事で、観測された電流不均一は大幅に抑制さ れており、制御回路自身が遅延時間差を検出し、遅延時間差が最小となるように自ら Rout dynamicの Routを制御する事で、電流不均一が抑制される事が確認された。電流 不均一が抑制された後も、遅延時間差の増大に伴う電流不均一の増大が検出される と、再び制御回路自身が Rout dynamic の Rout を制御する事で、電流不均一が抑制さ れる事も確認された。この事から、IPM に搭載した GDIC においても、提案した閉ル ープ遅延時間制御機能が、IGBT 間の遅延時間差に起因する電流不均一の抑制お よび動作条件や動作温度等の外部環境が変化による電流不均一の増大や発生の 抑制に効果的である事が示された。

3.5 まとめ

RG_dynamic に変わる IGBT の遅延時間制御手法として、ゲート駆動 IC の出力段の 出力抵抗 (Rour)をスイッチング期間内に変化させる Rour_dynamic を提案した。 Rour_dynamic は、セグメント型出力段技術をベースに構成した可変出力抵抗であり、複 数のセグメント出力段の出力抵抗を利用し、使用するセグメント出力段の組み合わせ を変える事で抵抗値を制御する。従って、構成するセグメント出力段の数を増やす事 で、より多くの抵抗値の実現が可能となり、Rour の多値化が容易となる。また、セグメ ント出力段を MOS-FET で構成する事で、その W/L 比で抵抗値が容易に調整でき、 CMOS プロセスにて IC 化も容易となる。本章では、Rour_dynamic の試作を行い、実機 にて Rour_dynamic による遅延時間制御効果の検証を行い、RG_dynamic と同様にスイッチ ング損失の増加および *dI*CE/*dt* の低下による電流不均一を発生させる事なく、遅延時 間差による電流不均一が抑制できる事を確認した。

また、電流不均一抑制のための閉ループ遅延時間制御手法を提案し、提案した 閉ループ遅延時間制御回路を集積したゲート駆動 IC(GDIC)の試作も行った。試作 したGDICでは、センスIGBTにてセンスした電流情報から電流パルス波形を生成し、 生成した電流パルス波形を用いて遅延時間(tdon, tdoff)および遅延時間差($\Delta tdon$, $\Delta tdoff$)を算出し、算出した $\Delta tdon$ および $\Delta tdoff$ がゼロとなるように $Rout_{dynamic}$ のRoutを制御する。序論で述べたように、過渡期間に発生する電流不均一は、並列接続さ $れた IGBT 間の<math>\Delta tdon$ および $\Delta tdoff$ が主要因であるため、 $\Delta tdon$ および $\Delta tdoff$ をゼ ロとする事で電流不均一は抑制可能であり、試作した GDIC による閉ループ遅延時 間制御により過渡期間の電流不均一が大幅に抑制できる事を確認した。また、動作 条件や動作温度などの外部環境の変化によって遅延時間差が増大し、それに伴い 電流不均一が増大した場合においても、閉ループ遅延時間制御回路が増大した遅 延時間差を検出し、Rourを再調整する事で増大した電流不均一を抑制する動作も確 認する事ができた。実際のアプリケーションにおいては、動作条件や動作温度などが 動作中に変化し、それに伴い tdon および tdoff が変動するため、Δtdon および Δtdoff も同様に変動し、電流不均一も影響を受ける。提案した閉ループ遅延時間制御回路 は、スイッチング毎に Δtdon および Δtdoff の算出を行うため、外部環境の変化に伴う Δtdon および Δtdoff の変動が発生した場合には、変動を検出し電流不均一増大を抑 制する事が可能となり、実際のアプリケーションへの適用に大きく貢献し得る技術であ ると言える。

試作した GDIC を、実際の IGBT モジュール(IPM を使用)に搭載し、GDIC を搭載したモジュールにて電流不均一抑制効果の検証も行った。試作した GDIC を搭載した IPM においても、閉ループ遅延時間制御により過渡期間の電流不均一が大幅に抑制できる事を確認した。

参考文献

- [26] M. Sasaki, H. Nishio, A. Shorten and W.T. Ng, "Current balancing control for parallel connected IGBTs using programmable gate driver output resistance", International Symposium on Power Semiconductor Devices and ICs, 2013, pp. 65-68
- [27] A. A. Fomani and W.T. Ng, "A segmented gate driver with adjustable driving capability for efficiency optimization", International Power Electronics Conference (IPEC), 2010, pp.1646-1650

第4章

結論

本研究では、パワー半導体素子やパワー半導体モジュールを並列接続して使用 する場合に問題となる、素子間もしくはモジュール間の電流不均一、特にターンオン およびターンオフ等の過渡時に発生する電流不均一を抑制するための IGBT の駆動 技術の確立を目的とし、IGBT を駆動する際にゲート抵抗をターンオン期間およびタ ーンオフ期間内でダイナミックに変化させる事で電流不均一を抑制する手法を提案し、 ディスクリート部品で構成したテストボートにて実機検証を行い、その効果を示した。ま た、上記電流不均一抑制手法をゲート駆動 IC に集積するための集積化手法の検証 を行い、実際に電流不均一抑制機能を集積したゲート駆動 IC の試作を行い、試作し た IC を実装した IGBT モジュールを用いた電流不均一抑制効果の検証も行った。

以下に本研究の成果を要約し、本論文の結論とする。

第2章では、遅延時間差の直接的な要因となる IGBT 間におけるターンオン遅延時間およびターンオフ遅延時間の違いを補正する手法に主眼を置き、IGBT のスイッチング特性について言及し遅延時間差を制御する手法の検証を行った。IGBT のスイッチング特性はゲート容量の充放電に依存するため、ゲート抵抗による遅延時間の制御も可能となるが、その背反としてスイッチング損失の増大や dlce/dt の低下に伴う 遅延時間差とは異なる要因の電流不均一の発生がある事を実機により確認し、スイッチング損失の増大や dlce/dt の低下に伴う電流不均一を発生させる事なく遅延時間のみを変化させるゲート抵抗制御の必要性を明確にした。

IGBTのスイッチングにおいては、遅延時間が決まる期間とスイッチング損失および dIcE/dt が決まる期間が異なる事に注目し、期間毎にゲート抵抗を調整するダイナミッ ク可変ゲート抵抗(RG_dynamic)および RG_dynamic 用いた電流不均一抑制技術を提案し、 その検証を行った。検証の結果、ターンオン時においては IGBT のゲート電圧が増加 し始めてから IcE が上昇し始めるまでの期間、ターンオフ時においてはゲート電圧が 減少し始めてから IcE が減少し始めるまでの期間のみゲート抵抗を変化させ、その他 の期間は初期に設定した抵抗値とする事で、スイッチング損失の増大や dIcE/dt の低 下に伴う電流不均一を発生させる事なく遅延時間のみを変化させる事が可能である 事を実機により確認し、更に過渡時の電流不均一の抑制も可能である事を確認した。 本研究の検証では、70 %程度の電流不均一の抑制が確認され、当該技術が過渡時 の電流不均一の抑制に有効である事を示す事ができた。

第3章では、第2章で原理検証を行ったダイナミック可変ゲート抵抗技術のIC化 手法および実アプリケーションへの適用に不可欠となる電流不均一のための閉ルー プによるフィードバック制御手法の検証を行った。その中で、ダイナミック可変ゲート抵 抗技術のIC化手法として、セグメント型出力段技術をベースに構成した可変出力抵 抗を提案した。本可変抵抗をゲート駆動ICの出力段に適用する事で、ゲート駆動IC の出力抵抗をターンオン期間およびターンオフ期間内でダイナミックに変化させる事 が可能となり、RG_dynamicと同様な遅延時間制御が可能となる。セグメント型出力段技 術をベースに構成した可変出力抵抗を適用した出力段のみのICを試作し、試作した ICによる検証において、RG_dynamicと同様な遅延時間制御および過渡時の電流不均 一抑制効果が確認された。本技術により、R_{G_dynamic}のゲート駆動 IC への集積が可能となる。

閉ループによるフィードバック制御手法については、ステートマシンで構成した制 御回路へフィードバックする電流情報として、電流センサで検出した電流波形を電流 パルス波形に変換し、電流パルス波形からディジタル値化されたターンオン遅延時間 情報とターンオフ遅延時間情報とする事で、制御回路への取り込みが容易になる事 を確認した。

また、第3章ではセグメント型出力段技術をベースに構成した可変出力抵抗と、電 流パルス波形に変換しターンオン遅延時間情報とターンオフ遅延時間情報を抽出す る手法を用いて構成した電流不均一抑制機能の両方を集積したゲート駆動 IC の試 作を行い、実機での検証も実施した。検証の結果、ゲート駆動 IC 自らが並列接続さ れた IGBT 間の遅延時間差を検出し、検出した遅延時間差を予め設定された遅延時 間差以下となるように、ターンオンもしくはターンオフ期間内の出力抵抗を調整する動 作が確認され、その結果過渡時の電流不均一も抑制され、ターンオン時で 91 %、タ ーンオフ時で 70 %の電流不均一の抑制が確認できた。これにより、動作条件や動作 温度等の外部環境変化に伴う遅延時間差の変動に対しても補正が可能となるため、 実アプリケーションへの適用に大きく貢献すると考えられる。また、試作したゲート駆 動 IC が実装された IGBT モジュールの試作も行い、IGBT モジュールの形態にて電 流不均一効果の検証を実施し、同様の効果を確認している。しかしながら、本研究に て試作したゲート駆動 IC は、内部回路の動作確認を可能とするため内部信号を外部 へ取り出しており、スイッチングノイズ等のノイズに影響を受けやすい IC となっている ため、IGBT モジュールの実機評価においては、印加電圧を定格電圧よりも下げた状 熊での評価となっているため、ノイズ対策を実施し定格電圧での実機検証が今後の 課題となる。

再生エネルギーや電気自動車等の分野における大容量化への要求は、今後も増 大していくと推定され、それに伴い大容量化が求めらえるパワーエレクトロニクス機器 の重要度も高まると予想され、パワー半導体素子やパワー半導体モジュールを並列 接続して使用する領域も広範囲となると予想される。本研究にて得られた電流不均一 抑制技術や電流不均一のためのフィードバック制御、および IC への集積に関する知 見をベースに新製品の開発に取り組み、脱炭素社会の実現に大きく貢献していきた い。

発表論文一覧

学術論文

- 1. <u>Masahiro Sasaki</u>, Koji Yano "Turn On/Off Delay Time Control for Current Balancing in Parallel Connected IGBTs without Increasing Switching Loss" IEEJ Transactions on Electrical and Electronic Engineering 11/1 2022, pp. 187 - 188
- Masahiro Sasaki, Kazumi Takagiwa, Koji Yano "Gate Driver ICs with Closed-Loop Current Balancing Control for Parallel Connected IGBTs" IEEJ Journal of Industry Applications 11/6 2022, pp. 822 – 832

国際学会発表

- 1. <u>Masahiro Sasaki</u>, Haruhiko Nishio, Wai Tung Ng "Dynamic gate resistance control for current balancing in parallel connected IGBTs" Applied Power Electronics Conference and Exposition, 2013 pp. 244 249
- <u>Masahiro Sasaki</u>, Haruhiko Nishio, Andrew Shorten, Wai Tung Ng "Current balancing control for parallel connected IGBTs using programmable gate driver output resistance" International Symposium on Power Semiconductor Devices and ICs, 2013 pp. 65 - 68

国内学会発表

1. <u>佐々木雅浩</u>、西尾春彦、Wai Tung Ng "出力抵抗可変ゲートドライバを用いた 並列接続 IGBT における電流バランス制御" 電気学会 電子デバイス/半導体 電力変換合同研究会 EDD-13-078, 2013

謝辞

本論文の作成にあたりご指導、ご鞭撻を頂きました多くの方々に感謝致します。特に、国立大学法人山梨大学大学院 矢野浩司教授には、ご親切なご教示およびご 指導を賜りましたことに心より感謝致します、また、本論文の作成にあたりご指導、ご 高配を賜りました国立大学法人山梨大学大学院 大木真教授、村中司准教授、白木 一郎准教授、小野島紀夫准教授に深く感謝の意を表します。

本研究を遂行するにあたりご指導、ご支援を頂きました富士電機株式会社 半導体事業本部 開発統括部長 大西泰彦博士、デバイス開発部長 椎木崇様、パワー デバイス課長 小野澤勇一博士、トロント大学 Ng 教授に深く感謝致します。

また、本研究の機会を与えて頂くと共に、推進にあたり多大なるご支援を頂きました富士電機株式会社 半導体事業本部 藤平龍彦博士、回路・PIC 課長 澄田仁志博士に深く感謝致します。

試作 IC の設計・評価などでご支援頂いた、富士電機株式会社 半導体事業本部 高際和美様に深く感謝致します。また、電流不均一抑制手法に関するディスカッショ ンや様々な実機評価などでご支援頂いた、西尾春彦様、川島鉄也様、小宮山典宏 様、桜井洋輔様に深く感謝致します。

最後に、本研究の遂行を温かく見守り、全面的に支えてくれた家族に心から感謝 致します。